JPH02309442A - Microprocessor - Google Patents
MicroprocessorInfo
- Publication number
- JPH02309442A JPH02309442A JP1132317A JP13231789A JPH02309442A JP H02309442 A JPH02309442 A JP H02309442A JP 1132317 A JP1132317 A JP 1132317A JP 13231789 A JP13231789 A JP 13231789A JP H02309442 A JPH02309442 A JP H02309442A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- microprocessor
- data
- address bus
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000006870 function Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Memory System (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに関し、特に、周辺装置
等の制御を行う制御データをアドレスバス上から送出で
きるマイクロプロセッサに関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a microprocessor, and more particularly to a microprocessor that can send control data for controlling peripheral devices and the like from an address bus.
近年、半導体技術の発展により、1チツプのマイクロプ
ロセッサが案価に製作できるようになり、各種の制御装
置に広く用いられるようになっている。このようなマイ
クロプロセッサは、制御装置を動作させる制御信号を生
成するために用いられる。制御装置に対する制御信号は
、ビット操作が多く、論理処理を行う命令を組合せたプ
ログラムにより、制御信号を生成するようにしている。In recent years, with the development of semiconductor technology, it has become possible to manufacture one-chip microprocessors at low cost, and they are now widely used in various control devices. Such a microprocessor is used to generate control signals that operate the control device. Control signals for the control device involve many bit operations, and are generated by a program that is a combination of instructions that perform logical processing.
この種のマイクロプロセッサとしては1例えば1周辺装
置等の制御には、バーバードアーキテクチャによるマイ
クロプロセッサが用いられることが多くなっている。そ
の代表的なマイクロプロセッサの例は、D S P (
D 1g1tal S ignal P rocess
or)であり、例えば「日経エレクトロニクス」198
6年8月25日号、第183頁から第220頁に述べら
れている。As this type of microprocessor, for example, a microprocessor based on the Barbard architecture is often used to control peripheral devices. An example of a typical microprocessor is DSP (
D 1g1tal S ignal Process
or), for example, "Nikkei Electronics" 198
It is stated in the August 25, 2006 issue, pages 183 to 220.
ところで、この種のマイクロプロセッサを周辺装置など
の制御に用いる場合、次のような問題が生ずる。However, when this type of microprocessor is used to control peripheral devices, the following problems occur.
(1)制御信号を生成し外部へ送出して制御を行うが、
この制御は、外部のレジスタまたはメモリへの書き込み
で行うため、ビットオリエンテッドな制御には向かない
。(1) Control is performed by generating control signals and sending them to the outside,
This control is performed by writing to an external register or memory, so it is not suitable for bit-oriented control.
(2)外部のレジスタまたはメモリへ制御データを書き
込む場合、データバスを用いて制御データシ
を操作するため、バスアービットレー躯ヨン等で処理時
間が長くなる。(2) When writing control data to an external register or memory, since the control data is manipulated using a data bus, processing time becomes longer due to a bus arbitrage system or the like.
本発明は、上記問題点を解決するためになされたもので
ある。The present invention has been made to solve the above problems.
本発明の目的は、周辺装置等の制御を行う制御データを
アドレスバス上から送出できるマイクロプロセッサを提
供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a microprocessor that can send control data for controlling peripheral devices and the like from an address bus.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
上記目的を達成するため1本発明においては、アドレス
バス、データバスを有し、アドレスバスからアドレスデ
ータを送出し、メモリまたは外部レジスタに対してアク
セスして、命令セットの各命令を実行し、データ処理を
行うマイクロプロセッサにおいて、メモリまたは外部レ
ジスタをアクセスする命令コードとは、異なる命令コー
ドの特定命令を命令セットに加え、該特定命令の実行時
には、該特定命令の実行中であることを指示する信号を
信号線により外部に送出すると共に、当該特定命令のオ
ペランド部で指定するオペランドデータをアドレスバス
に送出する命令処理手段を備えることを特徴とする。To achieve the above object, the present invention has an address bus and a data bus, sends address data from the address bus, accesses memory or external registers, and executes each instruction of an instruction set. In a microprocessor that processes data, a specific instruction with a different instruction code from the instruction code that accesses memory or external registers is added to the instruction set, and when the specific instruction is executed, it indicates that the specific instruction is being executed. The present invention is characterized in that it includes an instruction processing means that sends a signal to the outside via a signal line, and also sends operand data specified by an operand section of the specific instruction to an address bus.
前記手段によれば、マイクロプロセッサにおいて、メモ
リまたは外部レジスタをアクセスする。命令コードとは
、異なる命令コードの特定命令を命令セットに加え、こ
の特定命令を実行する命令処理手段を備える。命令処理
手段は、特定命令を実行すると、特定命令の実行中であ
ることを指示する信号を信号線により外部に送出すると
共に、当該特定命令のオペランド部で指定するオペラン
ドデータをアドレスバスに送出する。According to the means, memory or external registers are accessed in a microprocessor. The instruction code includes an instruction processing means that adds a specific instruction of a different instruction code to the instruction set and executes this specific instruction. When the instruction processing means executes a specific instruction, it sends a signal indicating that the specific instruction is being executed to the outside via a signal line, and also sends operand data specified in the operand section of the specific instruction to the address bus. .
マイクロプロセッサは、このような特定命令の処理機能
を備えるので、マイクロプロセッサに対する外部制御回
路として、前記マイクロプロセッサの信号線から出力さ
れる信号を判別し、当該信号線の信号がアクティブの時
、アドレスバス上のデータを解読し、各ビットあるいは
ビットパターンを用いて所定の制御動作を行う回路を備
えることにより、ビット幅の広いアドレスバスを用いて
、制御データを送出することができ、スムーズで処理時
間の短い制御システムを構築することが可能となる。Since the microprocessor is equipped with the processing function of such specific instructions, it acts as an external control circuit for the microprocessor, and determines the signal output from the signal line of the microprocessor, and when the signal on the signal line is active, the address By having a circuit that decodes the data on the bus and performs a predetermined control operation using each bit or bit pattern, control data can be sent using a wide bit-width address bus and processed smoothly. It becomes possible to construct a control system in a short time.
[実施例〕
以下1本発明の一実施例を図面を用いて具体的に説明す
る。[Example] An example of the present invention will be specifically described below with reference to the drawings.
第1図は1本発明の一実施例にかかるマイクロプロセッ
サの要部構成を含む制御システムの構成を示すブロック
図である。第1図において、10はマイクロプロセッサ
、20は外付けのプログラムメモリである。また、30
は外部メモリ、40は外付けする制御データのデコーダ
である。マイクロプロセッサ10には、プログラムカウ
ンタ11.命令レジスタ12.汎用レジスタ13.メモ
リアドレスレジスタ14.命令デコーダ15が備えられ
ている。マイクロプロセッサ10からは、アドレスバス
16.データバス17.および制御信号線18のデータ
入出力のための信号線が導出されている。FIG. 1 is a block diagram showing the configuration of a control system including the main components of a microprocessor according to an embodiment of the present invention. In FIG. 1, 10 is a microprocessor, and 20 is an external program memory. Also, 30
4 is an external memory, and 40 is an external control data decoder. The microprocessor 10 includes a program counter 11. Instruction register 12. General purpose register 13. Memory address register 14. An instruction decoder 15 is provided. From microprocessor 10, address bus 16. Data bus 17. And a signal line for data input/output of the control signal line 18 is led out.
外付けされたプログラムメモリ20に格納された3バイ
ト/1ワードの命令はマイクロプロセッサ10内のプロ
グラムカウンタ11によってアクセスされ、命令レジス
タ12ヘフエツチされる。命令レジスタ12に格納され
た命令は、命令コードフィールド12aの命令コードが
命令デコーダ15によりデコードされ、命令の種類を判
定して、判定した命令に応じた処理の制御を1図示しな
いマイクロ命令制御部が行う0例えば、デコードした命
令が外部メモリ30をアクセスする命令の時、命令レジ
スタ12内のオペランドフィールド12bでアドレス付
けけされる汎用レジスタエ3のデータがメモリアドレス
レジスタ14にロードされ、メモリアトスレジスタ14
の値が“アドレスバス16から送出されて、外部メモリ
30をアクセスする。外部メモリ30よりのデータは、
データバス17を通して汎用レジスタ13へ書き込まれ
る。A 3-byte/1-word instruction stored in an external program memory 20 is accessed by a program counter 11 within the microprocessor 10 and fetched into an instruction register 12. For the instructions stored in the instruction register 12, the instruction code in the instruction code field 12a is decoded by the instruction decoder 15, the type of instruction is determined, and processing is controlled according to the determined instruction by a microinstruction control unit (not shown). For example, when the decoded instruction is an instruction that accesses the external memory 30, the data in the general register 3 addressed by the operand field 12b in the instruction register 12 is loaded into the memory address register 14, and the data in the memory address register 14 is loaded into the memory address register 14.
The value of "is sent from the address bus 16 to access the external memory 30. The data from the external memory 30 is
Written to general purpose register 13 via data bus 17.
命令レジスタ12にフェッチされた命令が、特別命令で
ある場合、命令デコーダ15によって命令コードフィー
ルド12aの命令コードがデコードされ、特定命令であ
ることが判定されると、命令デコーダ15から導出され
る特別命令検出信号線15aがアクティブとなり、制御
信号llA18からアクティブ信号が送出される。この
時には、オペランドフィールド12bのオペランドデー
タがそのままアドレスバス16へ送出される。If the instruction fetched into the instruction register 12 is a special instruction, the instruction code in the instruction code field 12a is decoded by the instruction decoder 15, and when it is determined that the instruction is a specific instruction, the special instruction derived from the instruction decoder 15 is The command detection signal line 15a becomes active, and an active signal is sent from the control signal llA18. At this time, the operand data in the operand field 12b is sent to the address bus 16 as is.
外付けされる制御データのデコーダ40には、特別命令
検出信号線15aからのイネーブル信号が制御信号線1
8を介して加えられており、このイネーブル信号により
、デコーダ40がイネーブル状態となり、アドレスバス
16上にそのまま送出されているオペランドのデータを
デコードする。デコーダ40からのデコード信号41は
、図示しない各種の制御装置を制御するための制御信号
として供給される。The enable signal from the special command detection signal line 15a is connected to the control signal line 1 of the externally attached control data decoder 40.
This enable signal enables the decoder 40, which decodes the operand data that is sent directly onto the address bus 16. A decode signal 41 from the decoder 40 is supplied as a control signal for controlling various control devices (not shown).
以上、説明したように、本実施例のマイクロプロセッサ
を用いた制御システムによれば、ビット幅の広いアドレ
スバスを利用して、オペランドデータを制御データとし
てそのまま送出できるので、(1)ビットオリエンティ
ラドな制御が容易に行える。As explained above, according to the control system using the microprocessor of this embodiment, operand data can be directly sent as control data using a wide bit-width address bus. Easy control.
(2)制御データ送出のためのマイクロプロセッサの処
理では、データ操作、パスアービットレーションが不要
であり、処理時間が短い制御システムを構成できる。(2) The microprocessor processing for sending control data does not require data manipulation or path arbitration, and a control system with short processing time can be constructed.
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically explained above based on examples, but
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
以上、説明したように、本発明によれば、マイクロプロ
セッサが、特定命令の処理機能によりオペランドデータ
をそのままアドレスバスに送出する機能を備えるので、
マイクロプロセッサに対する外部制°御回路として、前
記マイクロプロセッサの信号線から出力される信号を判
別し、当該信号線の信号がアクティブの時、アドレスバ
ス上のデータを解読し、各ビットあるいはビットパター
ンを用いて所定の制御動作を行う回路を備えることによ
り、ビット幅の広いアドレスバスを用いて、制御データ
を送出することができ、スムーズで処理時間の短い制御
システムを構築することが可能となる。As described above, according to the present invention, the microprocessor has the function of directly sending operand data to the address bus by the processing function of a specific instruction.
As an external control circuit for the microprocessor, it determines the signal output from the signal line of the microprocessor, and when the signal on the signal line is active, it decodes the data on the address bus and interprets each bit or bit pattern. By providing a circuit that performs a predetermined control operation using an address bus, control data can be sent using an address bus with a wide bit width, and a control system that is smooth and has a short processing time can be constructed.
第1図は、本発明の一実施例にかかるマイクロプロセッ
サの要部構成を含む制御システムの構成を示すブロック
図である。
図中、10・・・マイクロプロセッサ、11・・・プロ
グラムカウンタ、12・・・命令レジスタ、13・・・
汎用レジスタ、14・・・メモリアドレスレジスタ、
15・・・命令デコーダ、16・・・アドレスバス、1
7・・・データバス、18・・・制御信号線、20・・
・プログラムメモリ、3o・・・外部メモリ、40・・
・デコーダ。FIG. 1 is a block diagram showing the configuration of a control system including the main components of a microprocessor according to an embodiment of the present invention. In the figure, 10...Microprocessor, 11...Program counter, 12...Instruction register, 13...
General purpose register, 14... memory address register,
15...Instruction decoder, 16...Address bus, 1
7...Data bus, 18...Control signal line, 20...
・Program memory, 3o...External memory, 40...
·decoder.
Claims (1)
らアドレスデータを送出し、メモリまたは外部レジスタ
に対してアクセスして、命令セットの各命令を実行し、
データ処理を行うマイクロプロセッサにおいて、メモリ
または外部レジスタをアクセスする命令コードとは、異
なる命令コードの特定命令を命令セットに加え、該特定
命令の実行時には、該特定命令の実行中であることを指
示する信号を信号線により外部に送出すると共に、当該
特定命令のオペランド部で指定するオペランドデータを
アドレスバスに送出する命令処理手段を備えることを特
徴とするマイクロプロセッサ。1. Has an address bus and a data bus, sends address data from the address bus, accesses memory or external registers, and executes each instruction in the instruction set;
In a microprocessor that processes data, a specific instruction with a different instruction code from the instruction code that accesses memory or external registers is added to the instruction set, and when the specific instruction is executed, it indicates that the specific instruction is being executed. 1. A microprocessor comprising an instruction processing means for sending a signal to the outside via a signal line, and sending operand data specified by an operand section of the specific instruction to an address bus.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1132317A JPH02309442A (en) | 1989-05-24 | 1989-05-24 | Microprocessor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1132317A JPH02309442A (en) | 1989-05-24 | 1989-05-24 | Microprocessor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02309442A true JPH02309442A (en) | 1990-12-25 |
Family
ID=15078489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1132317A Pending JPH02309442A (en) | 1989-05-24 | 1989-05-24 | Microprocessor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02309442A (en) |
-
1989
- 1989-05-24 JP JP1132317A patent/JPH02309442A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62151971A (en) | Microprocessor | |
JP3226055B2 (en) | Information processing device | |
JP2001092662A (en) | Processor core and processor using the same | |
JPH0683582A (en) | Data arithmetic operation unit | |
EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
JPH03171231A (en) | Micro computer system | |
JPS6156822B2 (en) | ||
JPH08212075A (en) | Information processor | |
US5596717A (en) | Four state token passing alignment fault state circuit for microprocessor address misalignment fault generation | |
JPH02309442A (en) | Microprocessor | |
JPS6217773B2 (en) | ||
JPH056281A (en) | Information processor | |
WO2023188905A1 (en) | Information processing device and method for controlling operation of information processing device | |
JP3414579B2 (en) | Programmable controller | |
JP2000298589A (en) | Microprocessor | |
JPH01116702A (en) | Sequence controller | |
JPS603049A (en) | Bus interface apparatus | |
JPS6269354A (en) | Information processing system | |
JPH0380355A (en) | Computer with dma transfer mechanism | |
JPH04353927A (en) | Micro processor | |
JPH06250857A (en) | Microcomputer | |
JPH033047A (en) | Memory with arithmetic function | |
JPH036758A (en) | Microprocessor | |
JPS62269237A (en) | Data processor | |
JPH06250856A (en) | Microcomputer |