JPS62144566A - 電子時計用昇圧回路 - Google Patents
電子時計用昇圧回路Info
- Publication number
- JPS62144566A JPS62144566A JP3045586A JP3045586A JPS62144566A JP S62144566 A JPS62144566 A JP S62144566A JP 3045586 A JP3045586 A JP 3045586A JP 3045586 A JP3045586 A JP 3045586A JP S62144566 A JPS62144566 A JP S62144566A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- circuit
- mos
- booster circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electromechanical Clocks (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子時計に1″Aするものである。その中でも
液晶表示素子を駆動させるための昇圧回路に関するもの
である。
液晶表示素子を駆動させるための昇圧回路に関するもの
である。
本発明の目的は電圧損失、磁力損失とも極少で、かつ小
型、製造容易な昇圧回路を提供する事にある。
型、製造容易な昇圧回路を提供する事にある。
従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。
要な高い電圧を得るために昇圧回路が用いられている。
また、液晶のダイナミック、駆動においても高厄圧が必
要なため昇圧回路がノ目いられている。従来の代表的な
昇圧回路としては、: トランスを用いた昇圧回路、。
要なため昇圧回路がノ目いられている。従来の代表的な
昇圧回路としては、: トランスを用いた昇圧回路、。
云 コンデンサとダイオードを用いたジエンケル形昇圧
回路。
回路。
がある。第1図にトランスを用いた昇圧(ロ)謔を、第
2図にジエンケル形昇圧回路を示す。第2図において(
&)は倍電圧昇圧回路、(b)は4倍電圧昇圧回路であ
る。、@1図、第2図中のQ、Qはそれぞれ昇圧用方形
波信号、及びその反転信号であり、回路動作については
既に良く知られているので省略する。
2図にジエンケル形昇圧回路を示す。第2図において(
&)は倍電圧昇圧回路、(b)は4倍電圧昇圧回路であ
る。、@1図、第2図中のQ、Qはそれぞれ昇圧用方形
波信号、及びその反転信号であり、回路動作については
既に良く知られているので省略する。
これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
1図の回路では形の大きいトランスという個別部品が必
要である。第2図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。
たダイオードによる損失があるといった欠点がある。第
1図の回路では形の大きいトランスという個別部品が必
要である。第2図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。
電圧に1列してはダイオード11固描りα2v位の損失
があり、低温域では更に大きくなる。電力損失に関して
は第1図より第2図の回路の方が良いが、それでも大体
、85%以下であるう本発明においては線形スイッチン
グ素子であるMOSトランジスタを用いてコンデンサー
を充放電させ、昇圧を行なう。MOSトランジスタは時
計用rc上に集積できるから、個別部品は少なくなり、
時計に組込み易くなる。またダイオードの様な非線形素
子を使用しないから理想的な昇圧比が得られる。例えば
倍電圧昇圧回路においては昇圧比は1.99倍以上の値
が得られている。更にダイオードの順方向電圧降下によ
る電力損失も無い事から、電力変換効率も90%以上と
いう高い値が得られている。以上の様に本発明は従来の
昇圧回路の欠点の多くを取り除いたものである。
があり、低温域では更に大きくなる。電力損失に関して
は第1図より第2図の回路の方が良いが、それでも大体
、85%以下であるう本発明においては線形スイッチン
グ素子であるMOSトランジスタを用いてコンデンサー
を充放電させ、昇圧を行なう。MOSトランジスタは時
計用rc上に集積できるから、個別部品は少なくなり、
時計に組込み易くなる。またダイオードの様な非線形素
子を使用しないから理想的な昇圧比が得られる。例えば
倍電圧昇圧回路においては昇圧比は1.99倍以上の値
が得られている。更にダイオードの順方向電圧降下によ
る電力損失も無い事から、電力変換効率も90%以上と
いう高い値が得られている。以上の様に本発明は従来の
昇圧回路の欠点の多くを取り除いたものである。
第3図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。1は電源′
電池、紬 〜S、はスイッチング素子、7.8は個別コ
ンデン乎である。E、は電源電圧、E、は昇圧出力電圧
である。
素子からなる倍電圧昇圧回路の原理を示す。1は電源′
電池、紬 〜S、はスイッチング素子、7.8は個別コ
ンデン乎である。E、は電源電圧、E、は昇圧出力電圧
である。
第6図(、)において、先づコンデンサ7を電源電圧E
、まで充電する。この時S、は閉じS、は接咄されてい
る。一方コンデンサ8はS、が開いているので何も影響
を受けない。次に第5図のfb)の状態になる。この時
S、は開きS、は遡源側に接続されるので、電源電池1
とコンデンサ7は直列に接7:洸される。従ってコンデ
ンサー7の先端には+a #、’LtL池の電圧E1と
コンデンサー7に充゛成された磁圧E、との和、つまり
2E、 という電圧が現われる。そしてS、が閉じられ
るとコンデンサー8けこの゛電圧2E、 で充電され
ろう46図の(a)と(b)の状、西が交互にくりかえ
される墨によってコンデンサー8の・端子電圧E、は完
全に2Elとなり、完全倍イ圧の昇圧回路が実現される
っこの出力電圧E、を基にして更゛に倍4圧昇圧をくり
1区せば2″!倍圧回路が実現できるし、又 2m倍昇
圧′成圧に゛電源電圧E1を6回7漬み重ねると(2°
+t)陪昇圧回路が実現できる7つまり、本発明におい
ては任意のn@昇圧回路が実現できる。ただし、m、l
X nは1以上の自然数である。
、まで充電する。この時S、は閉じS、は接咄されてい
る。一方コンデンサ8はS、が開いているので何も影響
を受けない。次に第5図のfb)の状態になる。この時
S、は開きS、は遡源側に接続されるので、電源電池1
とコンデンサ7は直列に接7:洸される。従ってコンデ
ンサー7の先端には+a #、’LtL池の電圧E1と
コンデンサー7に充゛成された磁圧E、との和、つまり
2E、 という電圧が現われる。そしてS、が閉じられ
るとコンデンサー8けこの゛電圧2E、 で充電され
ろう46図の(a)と(b)の状、西が交互にくりかえ
される墨によってコンデンサー8の・端子電圧E、は完
全に2Elとなり、完全倍イ圧の昇圧回路が実現される
っこの出力電圧E、を基にして更゛に倍4圧昇圧をくり
1区せば2″!倍圧回路が実現できるし、又 2m倍昇
圧′成圧に゛電源電圧E1を6回7漬み重ねると(2°
+t)陪昇圧回路が実現できる7つまり、本発明におい
ては任意のn@昇圧回路が実現できる。ただし、m、l
X nは1以上の自然数である。
実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。
サの耐圧によって制限される。
ここで本発明の昇圧回路における電力変換効率をごく簡
単に計算してみる。本発明による回路の基本動作はコン
デンサーの充放電であり、第4図(、)、 (b)の様
に示される。ここで17本はスイッチング素子S、−S
、のON抵抗であり、すべて同じ抵抗値Rを持つものと
仮定する。また、負荷電流を■とし、他の電流は電力変
換効率が100%であると仮定して図示しである。
単に計算してみる。本発明による回路の基本動作はコン
デンサーの充放電であり、第4図(、)、 (b)の様
に示される。ここで17本はスイッチング素子S、−S
、のON抵抗であり、すべて同じ抵抗値Rを持つものと
仮定する。また、負荷電流を■とし、他の電流は電力変
換効率が100%であると仮定して図示しである。
実際に抵抗を流れるt流iは過渡電流であるが、である
ので、定常′電流Iで説明する。
ので、定常′電流Iで説明する。
第4図において(a)は光磁時、(b)は放市時の状、
憾を示し、負荷抵抗18に電流Iを供給するためには図
中に示される様な電流が訛れなければならない。
憾を示し、負荷抵抗18に電流Iを供給するためには図
中に示される様な電流が訛れなければならない。
(−)と(b)との時間比を1:1とすると、抵抗17
で消費される損失心力P LoS Sは、P LoS
S (h)=2 X (2I )2X (R+ R)P
LoSS(b)=了X (2I )2X (R+R)、
’、 PLoSS = (2I )”X2 R一方電源
電池1から供給される電力PRはPR:(2I)Xg。
で消費される損失心力P LoS Sは、P LoS
S (h)=2 X (2I )2X (R+ R)P
LoSS(b)=了X (2I )2X (R+R)、
’、 PLoSS = (2I )”X2 R一方電源
電池1から供給される電力PRはPR:(2I)Xg。
従って、この回路の損失εは
ε=PLoSS/PB=41R/E。
となる。これは負荷電流が増えると損失が増大する事を
示していると同時に、スイッチング素子のON抵抗を減
少させる事によって損失を減らせる事をも示している。
示していると同時に、スイッチング素子のON抵抗を減
少させる事によって損失を減らせる事をも示している。
後述の様にこの損失は少ない。
また、負荷電流の増大に伴う出力電圧の低下については
、スイッチング素子のON抵抗の減少、コンデンサーの
容量の増力口、昇圧動作周波数を上げる等の刈求によっ
て防ぐことができる。
、スイッチング素子のON抵抗の減少、コンデンサーの
容量の増力口、昇圧動作周波数を上げる等の刈求によっ
て防ぐことができる。
45図Vこ、本発明によるMOSトランジスタを使った
倍准圧昇圧回路を、第6図にそのタイミングチャートを
示す。電源1ぽ池1、コンデンサー7゜8は46図と同
じでめり、P−MOS20.C−MoS2?+、P−M
oS22の各MOSトランジスタは第3図のsIn
2.s、の拗きをする。
倍准圧昇圧回路を、第6図にそのタイミングチャートを
示す。電源1ぽ池1、コンデンサー7゜8は46図と同
じでめり、P−MOS20.C−MoS2?+、P−M
oS22の各MOSトランジスタは第3図のsIn
2.s、の拗きをする。
34け低心圧系−高は正系C−MOSインメーフエイス
回路であり、、P−MOS22のスイッチング信号を低
電圧から高4圧に変換される。又、:aOSトランジス
タ20.22のサブストレート電極は必ずル5図にある
方向、ヱ!βち、各々のドレインニ圧極に接続して、M
OSトランジスタの舒生ダイオードがコンデンサー0元
4・イ流に対して゛墳方向となるようにしなければtら
ない。でないとせっかくの昇圧゛電圧が寄生ダイオード
によって電源!4リヘ逆流してしまう。このように接続
すること1°でより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてP−MOSト
ランジスタ22のゲート1L圧に十分な件圧′覗圧がか
からず、従ってスイッチング素子としテ拗らかない場合
でも、舒生ダイオードの幼果によってP−MOSトラン
ジスタ20.22i、l:ダイオードと做せる。
回路であり、、P−MOS22のスイッチング信号を低
電圧から高4圧に変換される。又、:aOSトランジス
タ20.22のサブストレート電極は必ずル5図にある
方向、ヱ!βち、各々のドレインニ圧極に接続して、M
OSトランジスタの舒生ダイオードがコンデンサー0元
4・イ流に対して゛墳方向となるようにしなければtら
ない。でないとせっかくの昇圧゛電圧が寄生ダイオード
によって電源!4リヘ逆流してしまう。このように接続
すること1°でより昇圧回路の自起動が確実になる利点
も有する。すなわち自起動の初期においてP−MOSト
ランジスタ22のゲート1L圧に十分な件圧′覗圧がか
からず、従ってスイッチング素子としテ拗らかない場合
でも、舒生ダイオードの幼果によってP−MOSトラン
ジスタ20.22i、l:ダイオードと做せる。
この時、回路は膓2図(a)のジエンケル形昇圧回路を
形成しており、損失は大きいが昇圧を開始する。
形成しており、損失は大きいが昇圧を開始する。
ある程度まで出力電圧が高くなるとP−MOSトランジ
スタ22はスイッチング素子として働き始め、本発明に
よる昇圧回路となる。回路の動作はP−MOSトランジ
スタ20ば、スイッチング信号BがC−MOSインバー
タ21で反転された1により、p−vosトランジスタ
22はスイッチング信号Cが反転及び覗圧変換された信
号(5)によって夫々スイッチングされ、切換スイッチ
となるC−MOSインバータ21固よりなるC−MOS
バッファ23にはスイッチング信号人が人力されコンデ
ンサ7の一方の端子の+’を位を切換えることにより1
.″、湾3LAの説明の叩く動作する。その1山の特数
としてスイッチング素子25,20.22を駆動するス
イッチング信号を・π6図A、B、Cとし、それぞれの
パルス11幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くシている。
スタ22はスイッチング素子として働き始め、本発明に
よる昇圧回路となる。回路の動作はP−MOSトランジ
スタ20ば、スイッチング信号BがC−MOSインバー
タ21で反転された1により、p−vosトランジスタ
22はスイッチング信号Cが反転及び覗圧変換された信
号(5)によって夫々スイッチングされ、切換スイッチ
となるC−MOSインバータ21固よりなるC−MOS
バッファ23にはスイッチング信号人が人力されコンデ
ンサ7の一方の端子の+’を位を切換えることにより1
.″、湾3LAの説明の叩く動作する。その1山の特数
としてスイッチング素子25,20.22を駆動するス
イッチング信号を・π6図A、B、Cとし、それぞれの
パルス11幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くシている。
従〉Kのジエンケル形昇圧iuJ路と似た条注で第5図
の回路を45.験した結〉)りを470に示す。動1′
目周波教は256 HZ % コンデンサー7.8は
共に0・47μF、 i七CAのCI) 4 u 0
0 A フリーズのC−MOSトランジスタを用い、E
l=5,00ovで測定した7CD4000Aシリーズ
には入カ尿護回路があるのでこれによるリーク屯流?防
ぐ罠め、若干の回路を追〃口した。第7図縦紬は昇圧比
と成力変換効率−であり、昇圧比の測定値はX印で表わ
されているがたいへん−を秀である。
の回路を45.験した結〉)りを470に示す。動1′
目周波教は256 HZ % コンデンサー7.8は
共に0・47μF、 i七CAのCI) 4 u 0
0 A フリーズのC−MOSトランジスタを用い、E
l=5,00ovで測定した7CD4000Aシリーズ
には入カ尿護回路があるのでこれによるリーク屯流?防
ぐ罠め、若干の回路を追〃口した。第7図縦紬は昇圧比
と成力変換効率−であり、昇圧比の測定値はX印で表わ
されているがたいへん−を秀である。
負荷抵抗が200にΩ以上の時1.昇圧比は1.9倍以
上という数値であり、たいへん満足できるものであった
。電力変換効率の測定値は・印で鏝ゎされているが、こ
れもかなり良い成績であり、広い範囲で効率90%シ越
えている。高抵抗負荷H1+1(微少′ゼ流負荷tlI
Q )で効率が落ちているが、これは使用MO3トラン
ジスタ自身、又はその人力保護回路によるリーク−流が
1μ人程めったためである。
上という数値であり、たいへん満足できるものであった
。電力変換効率の測定値は・印で鏝ゎされているが、こ
れもかなり良い成績であり、広い範囲で効率90%シ越
えている。高抵抗負荷H1+1(微少′ゼ流負荷tlI
Q )で効率が落ちているが、これは使用MO3トラン
ジスタ自身、又はその人力保護回路によるリーク−流が
1μ人程めったためである。
従って時計用としてリーク[に流の少いC−MOS−r
cでつくれば高抵抗負荷側での効率も90%以上になる
と考えられるつ低抵抗側o11での効率が落ちているの
に第4図で説明したスイッチング素子のON抵抗による
もので、大d 量M OS トランジスタの便用により
効率の改善が期待できる。
cでつくれば高抵抗負荷側での効率も90%以上になる
と考えられるつ低抵抗側o11での効率が落ちているの
に第4図で説明したスイッチング素子のON抵抗による
もので、大d 量M OS トランジスタの便用により
効率の改善が期待できる。
以上の様に従来の昇圧回路により優れたデータが得られ
、荷に昇圧比は優秀である。また、このデータからモノ
リンツクIC上に薄膜集積された小容酸コンデンサーを
使っても充分に液晶を駆動できると予想される。
、荷に昇圧比は優秀である。また、このデータからモノ
リンツクIC上に薄膜集積された小容酸コンデンサーを
使っても充分に液晶を駆動できると予想される。
更に本発明においては倍電圧ばかりでなくn倍昇圧回路
が実現できる。ここでnは2以上の自然奴である。その
−例?第8図に示す。簡単のため図は簡略図で説明する
。S、〜S、は線形スイッチング素子ヲ表わし、7,8
.42はコンデンサーである。第8図(a)、 (bL
(c)の状態が順次くり返され、4倍昇圧+tlf4
E+ が得られる。
が実現できる。ここでnは2以上の自然奴である。その
−例?第8図に示す。簡単のため図は簡略図で説明する
。S、〜S、は線形スイッチング素子ヲ表わし、7,8
.42はコンデンサーである。第8図(a)、 (bL
(c)の状態が順次くり返され、4倍昇圧+tlf4
E+ が得られる。
I北8図(aンにおいては先づ、コンデンサー7を電源
1圧E1にまで光透する。次に(b)において、電源ゼ
准1とコンデンサー7を直列に接続し、得られた電圧2
g、でコンデンサー8を充電する。何サイクルか故にコ
ンデンサー8はほぼ電圧2EIにまで光トロされる。次
に(c)でば4源FL池1とコンデンサー7.8とを直
列に接、続し、得られた電圧4g、でコンデンサ−42
を充電する。何サイクルか麦にコンデンサー42はほぼ
電圧4B、VCまで充電される。
1圧E1にまで光透する。次に(b)において、電源ゼ
准1とコンデンサー7を直列に接続し、得られた電圧2
g、でコンデンサー8を充電する。何サイクルか故にコ
ンデンサー8はほぼ電圧2EIにまで光トロされる。次
に(c)でば4源FL池1とコンデンサー7.8とを直
列に接、続し、得られた電圧4g、でコンデンサ−42
を充電する。何サイクルか麦にコンデンサー42はほぼ
電圧4B、VCまで充電される。
以上の様に(a) =(b) −(c) −(d)−・
・・・・ と順次サイクルを1「ねてゆく。従来の7工
ンケル形昇圧回路ではm1固のコンデンサーとmコの7
ヨツトキ・ダイオードでrn@昇圧であったが1.−J
8図の千4成ではm1尚のコンデンサーとICとで2m
−1@4Ifであり、コンデンサーの数が少くてすむ。
・・・・ と順次サイクルを1「ねてゆく。従来の7工
ンケル形昇圧回路ではm1固のコンデンサーとmコの7
ヨツトキ・ダイオードでrn@昇圧であったが1.−J
8図の千4成ではm1尚のコンデンサーとICとで2m
−1@4Ifであり、コンデンサーの数が少くてすむ。
これ(パよ本発明においては単なる整流素子(ダイオー
ド)の代りにデジタル信号によって制御されるスイッチ
ング素子を用いてかり、このボによって初めて可能とな
ったものである。
ド)の代りにデジタル信号によって制御されるスイッチ
ング素子を用いてかり、このボによって初めて可能とな
ったものである。
更に本発明は正確な゛妊数倍の昇圧比が傅られるのでダ
イナミック液晶、駆動用心源としても非常に有用である
。
イナミック液晶、駆動用心源としても非常に有用である
。
例えば一般的なV−SVダイナミック駆動回路において
id 4 fi 4圧4源(5す電源)を必要とする。
id 4 fi 4圧4源(5す電源)を必要とする。
しかもそれらの電圧の比が安定したものでなくてはいけ
ない。本発明による昇圧回路を用いれば4圧比の正確な
多喧成圧4源が簡単に実現できる。
ない。本発明による昇圧回路を用いれば4圧比の正確な
多喧成圧4源が簡単に実現できる。
すなわち、ある一定電圧源(0,E+ )乞もとにし
て、十万回と一方向とにそれぞれ本発明による倍電圧昇
圧回路を用いれば、(El+ o、 g、、 2”l)
といった正確な!d圧此の4値亀圧It源が得られる。
て、十万回と一方向とにそれぞれ本発明による倍電圧昇
圧回路を用いれば、(El+ o、 g、、 2”l)
といった正確な!d圧此の4値亀圧It源が得られる。
y4 HIC液晶ダイナミック駆動にしいては、駆動電
圧に温度補償を必dとする事が多いが、本発明による多
1直覗圧I戎源回路ではもとになっている′?4L源シ
圧flu E lの温度補償のみで良い。
圧に温度補償を必dとする事が多いが、本発明による多
1直覗圧I戎源回路ではもとになっている′?4L源シ
圧flu E lの温度補償のみで良い。
油の昇圧電圧はE、の補償に追従して補償される。
この様に、本亀明・はダイナミックで動電源回路として
も矩常に有望である。
も矩常に有望である。
以上の1.父に、本光明はM OSトランジスタを線形
スイッチング素子として用い、しかも、そのサブストレ
ート14 噛をドレイン?イ極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時に2いても、MOSトランジスタがダイオードと
して慟さ昇圧trテなうので起−JJJj生が極めて艮
好な昇圧回路となる。
スイッチング素子として用い、しかも、そのサブストレ
ート14 噛をドレイン?イ極に接続したことから、コ
ンデンサーからの逆流による効率低下がないばかりか、
始動時に2いても、MOSトランジスタがダイオードと
して慟さ昇圧trテなうので起−JJJj生が極めて艮
好な昇圧回路となる。
第1図は従来のトランスな使用した昇圧回路。
1・・・・・・電源電池。2・・・・・・昇圧用矩形波
発生回路。 3・・・・・・昇圧用トランス。4・・・・・・整流用
ダイオード。E、・・・・・・電源α圧。E2・・・・
・・昇圧出力、よ圧。 第2図は従来のジエンケル型件圧回路。(a)は倍電圧
昇圧回路であり、(b)は4倍d圧昇圧回路である。 5、6.9.10.11.12・・・・・・ショットキ
・バリヤ・ダイオード。 7、8.13.14.15.16・・・・・・昇圧用コ
ンデンサー。 第3図は本発明によるコンデンサーとスイッチング素子
による倍゛1雄圧昇圧回路の1m単な動作説明図。(a
)は充電期間、(b)は昇圧、放准期間の状態の動作を
表わしている。 S、、S、、S、 ・・・・・・線形スイッチング素
子。 第4図は本発明による昇圧回路の1に力損失についての
簡単な説明図。(、)は光成時、(b)は昇圧、放屯時
の状態を示す。 17・・・・・スイッチング素子’)l+82+33の
ON抵抗で抵抗値Rを有する。 18・・・・・・負荷抵抗。 1・・・・・・負荷抵抗18に供給される負荷電流。 第5図は本発明によるコンデンサーとMOSスイッチン
グ素子を使った倍電圧昇圧回路。 20.22・−−−−−P −M OSヌインチングト
ランジスタ。 21・・・・・C−MOSインバーターによるインター
フェイス。 26・・・・・・スイッチング素子として働(C−MO
Sバッファ。 64・・・・・・低淑圧系−高電圧系のインターフェイ
ス回路。 A・・・・・・・・C−MOSパンファ23のスイッチ
ング制f4信号。 B・・・・・・・・P−MO3Tr20のスインチング
制御信号。 C・・・・・・・・P−、Vlo S T r 22の
スインチング制御信号。 D・・・・・・・・昇圧出力。 第6図は65図のN路のタイミングチャート。 第7図は一α5図の回路の昇圧比、及び雷力更喚効率と
負荷抵抗との関係を示すグラフ。 ・印・・・・・・成力変換効率。×印・・・・・・昇圧
比。 第8図は本兄明による2m倍昇圧回路の簡単な説明図。 (、)はコンデンサ7への充電時、(b、lはコンデン
サ8への充電時、(c)は最終昇圧及び放置の時の状態
を示す。 S4+S3 ・・・・・・スイッチング素子。 42・・・・・・コンデンサー。」 以上 出願人 セイコーエプソン株式会社 第1図 第2図 (α) 、SJ 第J図 (α) 第4図 第5図 第す図 第7図 (b) 第2図 手 続 捕 1ピ 占 (自発) 昭和61年3 月17[] 1111件の、I乏示 昭(n乙/年特許願第3ρ郭T号 2、発明の名称 昇圧回路 3 補I]4へする名 ・1f件との関係 出願人 東京都新宿区西新宿2丁目4番1号 (236)セイコーエプソン株式会社 4 (、ユ 7、 代表取締役 服 部 −部
〒104 東京都中央区3SC槁2 丁1’J 6番2
1号Z 図面 第4図、第5図、第6図を別紙の如く補
正する。 五 図面 第7図、第8〆Iを削除する。 、)、7.−、l’、、’、zi″□′)明 細
書 1、発明の名称 昇圧回路 2、特許請求の範囲 (1)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよシなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOS トランジスタによって構成され、
前記電源電池の第1の極性の出力端は前記tJ1のスイ
ッチ素子の第1の電極と接続され、前記第1のスイッチ
素子の第2の電極は前記第1のコンデンサの第1の端子
に接続され、前記第2のスイッチ素子の第1の電極は前
記第1のコンデンサの前記第1の端子に接続され、前記
第2のコンデンサの第1の端子は前記第2のスイッチ素
子の第2の電極に接続され、前記第1のコンデンサの第
2の端子は前記切換スイッチを介して前記電源電池の第
1の極性又は第2の極性の出力端に交互に接続され、前
記第2のコンデンサの第2の端子は前記電源電池の第2
の極性の出力端に接続され、前記第1及び第2のスイッ
チ素子を構成するMOSトランジスタの前記ゲート電極
にはそれぞれ異なるタイピングで反転するスイッチング
制御信号が入力されることを特徴とする昇圧回路。 (2)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよりなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOSトランジスタによって構成され、前
記電源電池の第1の極性の出力端は前記第1のスイッチ
素子の第1の電極と接続され、前記第1のスイッチ素子
の第2の電極は前記第1のコンデンサの第1の端子に接
続され、前記第2のスイッチ素子の第1の電極は前記第
1のコンデンサの前記第1の端子に接続され、前記第2
のコンデンサの第1の端子は、;j、記第2のスイッチ
素子の第2の電極に接続され、前記第1のコンデンサの
第2の端子は前記切換スイッチを介して前記電源電池の
第1の極性又は第2の極性の出力端に交互に接続され、
前記第2のコンデンサの第2の端子は前記電源電池の第
2の極性の出力端に接続され、前記第1のスイッチ素子
を構成するMOS トランジスタと前記切換スイッチは
そ路。 (3)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよりなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOSトランジスタによって構成され、前
記電源電池の@1の極性の出力端は前記第1のスイッチ
素子の第1の電極と接続され、前記第1のスイッチ素子
の第2の電極は前記第1のコンデンサの第1の端子に接
続され、前記第2のスイッチ素子の第1の電極は前記第
1のコンデンサの前記第1の端子に接続され、前記第2
のコンデンサの第1の端子は前記第2のスイッチ素子の
第2の電極に接続され、前記第1のコンデンサの第2の
端子は前6ピ切換スイツチを介して前記電源電池の第1
の極性又は第2の極性の出力端に交互に接続され、前記
第2のコンデンサの第2の端子は前記電源電池の第2の
極性の出力端に接続され、前記第2のスイッチ素子を構
成するMOSトランジスタと前記切換スイッチはそれぞ
れ異なるタイミングで反転するスイッチング・制御信号
によって制御されることを特徴とする昇圧回路。 ム 発明の詳細な説明 本発明はMOSトランジスタとコンデンサーよりなる昇
圧回路に関するものである。 本−発明の目的は電圧損失、電力損失とも極少で、かつ
小−型、製造容易な昇圧回路を提供する事にある。 従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。 また、液晶のダイナばツク駆動においても高電圧が必要
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、1、トランスを用いた昇圧回路。 Z コンドンサとダイオードを用いたジエンケル形昇圧
回路。 がある。第1図にトランスを用いた昇圧回路を、第2図
にジエンケル形昇圧回路を示す。第2図において(a)
は倍電圧昇圧回路、(b)は4′倍電圧昇圧回路である
。81図において1は電源電池、2は昇圧用短形波発生
回路、3は昇圧用トランス、4は整流用ダイオード、E
、は電源電圧、E2は昇圧出力電圧をそれぞれ表わして
いる。第2図において5,6,9,10,11.12は
ショットキーダイオード、7,8,1!l、14,15
.16は昇圧用コンデンサーをそれぞれ表わしている。 第1図、第2図中のQ、Qはそれぞれ昇圧用方形波信号
、及びその反転信号で、5す、回路動作については既に
良く知られているので省略する。 これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
1図の回路では形の大きいトランスという個別部品が必
要である。第2図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。 電圧に関してはダイオード1個当り0.2V位の損失が
あり、低温域では更に大きくなる。電力損失に関しては
第1図より第2図の回路の方が良いが、それでも大体、
85%以下である。 本発明においては線形スイッチング素子であるMOSト
ランジスタ金用いてコンデンサーを充放電させ、昇圧を
行なう。MOSトランジスタは時計用工C上に集積でき
るから、個別部品は少なくなり、時計に組込み易くなる
。またタイオードの様な非線形素子を使用しないから理
想的な昇圧比が得られる。例えば倍電圧昇圧回路におい
ては外圧比は1.99倍以上の値が得られている。更に
スイッチング素子となる複数のMOSトランジスタのゲ
ート信号の反転タイミングを相当にずらすことにより、
もれ電流を完全に防止し90%以上の高い電力変換動を
可能としている。以上の様に本発明は従来の昇圧回路の
欠点の多くを取り除いたものである。 第3図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。1は電源電
池、81〜S、はスイッチング素子、7,8は個別コン
デンサである。Elは電源1圧、E2は昇圧電圧である
。 第3図(a)において、先づコンデンサ7を電源電圧E
1まで充電する。この時Slは閉じS2は接地されてい
る。一方コンデンサ8ばS3が開いているので何も彰2
連を受けない。次、て、H73:l 、Z :・0状噸
になる。この時S1は開きS2は電源側に接続されるの
で、電源′上池1とコンデンサ7は直列に接続される。 従ってコンデンサー7の先端には電源電池の電圧E、と
コンデンサー7に充電された電圧E1との和、つまり2
E、 という電圧が現われる。そしてS3が閉じられる
とコンデンサー8はこの電圧2E、で光電される。第5
図の(a)と(b)の状態が交互にくり返される事によ
ってコンデンサー8の端子電圧E2は完全に21. と
なり、完全倍電圧の昇圧回路が実現される。この出力電
圧E2を基にして更に倍電圧昇圧をくり返せば2m倍圧
回路が実現できるし、又、2rr′倍昇圧電圧に電源電
圧E、を2回積み重ねると(2+t)倍昇圧回路が実現
できる。つまり、この昇圧原理を用いれば任意のn倍昇
圧回路が実現できる。ただし、m、 t、nは1以上
の自然数である。 実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。 第4図に、本発明によるMo8)ランシスタを使った倍
電圧昇圧回路を、第5図にそのタイミングチャートを示
す。電源電池1、コンデンサー7゜8は第3図と同じで
わり、P−Mo8トランジスタ20.C−MOSインバ
ータ23.P−MOSトランジスタ22の各MO8)ラ
ンシスタは第3図のSl + 82+ Jの働きを
する。34は低電圧系−高電圧系C−MOSインターフ
エイヌ回路であυ、P−Mo8)ランシスタ22のスイ
ッチング制御信号Cを低電圧から高電圧に変換する。 又、Mo8)ランシスタ20.22のサブストレート電
極は必ず第4図にある方向、即ち、各々のドレイン電極
に接続して、Mo8)ランシスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオードによって電源側へ逆流してしまう。回路の動作
はP−Mo8)ランシスタ20は、スイッチング信号制
御BがC−MOSインバータ21で反転されたBにより
、P−Mo8)ランシスタ22はスイッチング制御信号
Cが反転及び電圧変換された信号Cによって夫々スイッ
チングされ、切換スイッチとなるC−MOSインバータ
2個よりなる(3−MOSバッファ23にはスイッチン
グ制御信号Aが入力されコンデンサ7の一方の端子の電
位を切換えることにより、第3図の説明の如く動作する
。ここでスイッチング素子23,20.22を駆動する
スイッチング制御信号を第6図A、B、Oとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている−これは、第3図(
a)の状態から第3図(b)の状態に変化する際にスイ
ッチS1と83が一瞬であっても同時にオンすると2E
1に充電されたコンデンサー8の電荷が電池E、を介し
て放電するおそれがある。特にスイッチ”’1+ S
3をMOSトランジスタで構成し、同じタイミングで反
転する信号で制御すると、第4図のMo8)ランシスタ
20が完全にオフする前にMoSトランジスタ22がオ
ンしてしまい、コンデンサー8の電荷が放電され昇圧動
車が低下する。そこで本発明では第5図のようにスイッ
チ制御信号BとCの反転タイミングをずらし、信号Bが
ハイからローに変化し、Mo8)ランシスタ20が完全
にオフしてから一定時間後に、信号Cがローからハイに
変化し、Mo8 l−ランシスタ22がオンするように
構成されている。同様に第1図(′b)から(C)に状
態が変わる際にもスイッチS3がオフしてからスイッチ
S1がオンするように第5図のスイッチング制御信号C
がハイからローに変化した後に信号Bがローからハイに
変化し、電荷のもれを防止している。 また、スイッチング制御信号とBの関係も同様な関係と
なっている。即ち、第3図(a(から(b)に変化する
際に、スイッチS、がオンする前にスイッチS2が切換
わって[7まうとコンデンサー7の電荷が放電されてし
まう。そこで第5図のスイッチング制御信号Aは、信号
Bがハイかローに変化しMo8 )ランシスター20が
完全にオフした後にローからハイに変化しコンデンサー
7の一方の予電圧を電池電圧E1に変化させてコンデン
サー7の電荷の放電を防止している。同様に第3図(b
)から(a)に変化する際には、スイッチS2が切換っ
た後にスイッチS1がオンするように第5図の信号Bは
、信号Aがハイからローに変化した後にローからハイに
変化し>s OS)ランシスター20がオンするように
構成して電荷のもれを防止している。 1 このように本発明では、Mo8)ランシスタ20.
22のスイッチング制御信号B、Cの反転タイミングを
ずらしコンデンサー8の電荷もれを防止すると共にスイ
ッチング”+fiII御信号A、Bの反転タイミングを
ずらしてコンデンサー8の′?!L荷もれを防止し、さ
らにスイッチング制御信号A、 Cの反転タイミング
をずらすことによってもコンデンサー8の電荷もれを防
止し、これら信号の関係を単独又は組み合せて用いるこ
とにより昇圧回路の昇圧効率を著しく高めることができ
る。 さらに、第5図のスイッチング制御信号AとCについて
も信号Aがローからハイに変化した後に信号Cがローか
らハイに変化して、第5図(a)から(1))に変化す
る際に、スイッチS2がロー側にあるときにスイッチS
、がオンしてコンデンサー8の電荷がもれるのを防止し
、同様に、第3図(1))おら(a)に変化するときに
、スイッチS、がスイッチS、がオフになるよう先に切
換わってしまい、コンデンサー8の電荷がもれるのを防
止するため、第5図の信号Cがハイからローに変化した
後に信号Aがハイからローに変化するようになっている
。 従来のジエンケル形外圧回路と似た条件で第5図の回路
を実験した結暇を第6図に示す8.動作周波数は256
H2,コンデンサー7.8゛は共に1.47μF’、R
OAv)C!D4[ID0AシリーズのC−MOSトラ
ンジスタを用い、E、:3000Vで測定した。CD4
000Aシリーズには入力保護回路があるのでこれによ
るリーク電流金防ぐため、若干の回路を追加した。第6
図縦軸は昇圧比と電力変換効率−であり、電力変換動率
は・印昇圧比の値はX印で表わされているがたいへん優
秀である。負荷抵抗が200にΩ以上の時、昇圧比は1
.9倍以上という数値であシ、たいへん満足できるもの
であった。電力変換効率の測定値は・印で表わされてい
るが、これもかなり良い成績であり、広い範囲で効率9
0チを越えている。高抵抗負荷側(微少電流負荷側)で
効率が落ちているが、これは使用MO8トランジスタ自
身、又はその入力保護回路によるリーク電流が1μA程
あったためである。 従って時計用としてリーク電流の少いC−FJ OS−
工Cでつくれば高抵抗負荷側での効率も90%以上にな
ると考えられる。 以上の様に、本発明の昇圧回路は制御信号A。 B、Cの反転タイミングを相互にすらしたことから従来
の昇圧回路により優れそデータが得られている。また、
このデータからモノリシツクエC上に薄膜集積された小
容量コンデンサーを使っても充分に液晶を駆動できると
予想される。 以上の様に1本発明はMOSトランジスタを線形スイッ
チング素子として用い、しかも、そのスイッチ制御信号
の反転タイピングをずらし、コンデンサーの電荷のもれ
を防止したことにより、極めて高い効率が得られ、電子
時計等に最適な昇圧回路となる− 4、図面の簡単な説明 第1図は従来のトランスを使用した昇圧回路図。 第2図は従来のジエンケル型昇圧回路。(a)は倍電圧
昇圧I′o回路図であり、(1))は4倍電圧昇ロー1
c1込に「41噂 右、ス、− 第3図は本発明によるコンデンサーとスイッチング素子
による倍電圧昇圧回路の簡単な動作説明図。(a)は充
電期間、(b)け昇圧、放電期間の状態の動作を表わし
ている。 第4図は本発明によるコンデンサーとMOSスイッチン
グ素子を使った倍電圧昇圧回路図。 第5図は第4図の回路の8−制御信号A、B、Cのタイ
ミングチャート。 第6図は第5図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。 20.22・・・・・・P−MOSスイッチングトラン
ジスタ。 21・・・・・・0−MOSインバーターによるインタ
ーフェイス。 23・・・・・・スイッチング素子として知1くC−M
OSバッファ。 64・・・・・・低電圧系−高電圧系のインク−フェイ
ス回路。 A・・・・・・・・・C−MOSバッファ23のスイッ
チング制御信号。 B・・・・・・・・・P−MO8Tr20のスイッチン
グ制御信号。 C・・・・・・・・・P−MO8Tr22のスイッチン
グ制御信号。 D・・・・・・・・・昇圧出力。 以 上
発生回路。 3・・・・・・昇圧用トランス。4・・・・・・整流用
ダイオード。E、・・・・・・電源α圧。E2・・・・
・・昇圧出力、よ圧。 第2図は従来のジエンケル型件圧回路。(a)は倍電圧
昇圧回路であり、(b)は4倍d圧昇圧回路である。 5、6.9.10.11.12・・・・・・ショットキ
・バリヤ・ダイオード。 7、8.13.14.15.16・・・・・・昇圧用コ
ンデンサー。 第3図は本発明によるコンデンサーとスイッチング素子
による倍゛1雄圧昇圧回路の1m単な動作説明図。(a
)は充電期間、(b)は昇圧、放准期間の状態の動作を
表わしている。 S、、S、、S、 ・・・・・・線形スイッチング素
子。 第4図は本発明による昇圧回路の1に力損失についての
簡単な説明図。(、)は光成時、(b)は昇圧、放屯時
の状態を示す。 17・・・・・スイッチング素子’)l+82+33の
ON抵抗で抵抗値Rを有する。 18・・・・・・負荷抵抗。 1・・・・・・負荷抵抗18に供給される負荷電流。 第5図は本発明によるコンデンサーとMOSスイッチン
グ素子を使った倍電圧昇圧回路。 20.22・−−−−−P −M OSヌインチングト
ランジスタ。 21・・・・・C−MOSインバーターによるインター
フェイス。 26・・・・・・スイッチング素子として働(C−MO
Sバッファ。 64・・・・・・低淑圧系−高電圧系のインターフェイ
ス回路。 A・・・・・・・・C−MOSパンファ23のスイッチ
ング制f4信号。 B・・・・・・・・P−MO3Tr20のスインチング
制御信号。 C・・・・・・・・P−、Vlo S T r 22の
スインチング制御信号。 D・・・・・・・・昇圧出力。 第6図は65図のN路のタイミングチャート。 第7図は一α5図の回路の昇圧比、及び雷力更喚効率と
負荷抵抗との関係を示すグラフ。 ・印・・・・・・成力変換効率。×印・・・・・・昇圧
比。 第8図は本兄明による2m倍昇圧回路の簡単な説明図。 (、)はコンデンサ7への充電時、(b、lはコンデン
サ8への充電時、(c)は最終昇圧及び放置の時の状態
を示す。 S4+S3 ・・・・・・スイッチング素子。 42・・・・・・コンデンサー。」 以上 出願人 セイコーエプソン株式会社 第1図 第2図 (α) 、SJ 第J図 (α) 第4図 第5図 第す図 第7図 (b) 第2図 手 続 捕 1ピ 占 (自発) 昭和61年3 月17[] 1111件の、I乏示 昭(n乙/年特許願第3ρ郭T号 2、発明の名称 昇圧回路 3 補I]4へする名 ・1f件との関係 出願人 東京都新宿区西新宿2丁目4番1号 (236)セイコーエプソン株式会社 4 (、ユ 7、 代表取締役 服 部 −部
〒104 東京都中央区3SC槁2 丁1’J 6番2
1号Z 図面 第4図、第5図、第6図を別紙の如く補
正する。 五 図面 第7図、第8〆Iを削除する。 、)、7.−、l’、、’、zi″□′)明 細
書 1、発明の名称 昇圧回路 2、特許請求の範囲 (1)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよシなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOS トランジスタによって構成され、
前記電源電池の第1の極性の出力端は前記tJ1のスイ
ッチ素子の第1の電極と接続され、前記第1のスイッチ
素子の第2の電極は前記第1のコンデンサの第1の端子
に接続され、前記第2のスイッチ素子の第1の電極は前
記第1のコンデンサの前記第1の端子に接続され、前記
第2のコンデンサの第1の端子は前記第2のスイッチ素
子の第2の電極に接続され、前記第1のコンデンサの第
2の端子は前記切換スイッチを介して前記電源電池の第
1の極性又は第2の極性の出力端に交互に接続され、前
記第2のコンデンサの第2の端子は前記電源電池の第2
の極性の出力端に接続され、前記第1及び第2のスイッ
チ素子を構成するMOSトランジスタの前記ゲート電極
にはそれぞれ異なるタイピングで反転するスイッチング
制御信号が入力されることを特徴とする昇圧回路。 (2)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよりなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOSトランジスタによって構成され、前
記電源電池の第1の極性の出力端は前記第1のスイッチ
素子の第1の電極と接続され、前記第1のスイッチ素子
の第2の電極は前記第1のコンデンサの第1の端子に接
続され、前記第2のスイッチ素子の第1の電極は前記第
1のコンデンサの前記第1の端子に接続され、前記第2
のコンデンサの第1の端子は、;j、記第2のスイッチ
素子の第2の電極に接続され、前記第1のコンデンサの
第2の端子は前記切換スイッチを介して前記電源電池の
第1の極性又は第2の極性の出力端に交互に接続され、
前記第2のコンデンサの第2の端子は前記電源電池の第
2の極性の出力端に接続され、前記第1のスイッチ素子
を構成するMOS トランジスタと前記切換スイッチは
そ路。 (3)電源電池、第1及び第2のコンデンサ、第1及び
第2のスイッチ素子及び切換スイッチよりなり前記第1
及び第2のスイッチ素子はゲート電極、第1及び第2の
電極を有するMOSトランジスタによって構成され、前
記電源電池の@1の極性の出力端は前記第1のスイッチ
素子の第1の電極と接続され、前記第1のスイッチ素子
の第2の電極は前記第1のコンデンサの第1の端子に接
続され、前記第2のスイッチ素子の第1の電極は前記第
1のコンデンサの前記第1の端子に接続され、前記第2
のコンデンサの第1の端子は前記第2のスイッチ素子の
第2の電極に接続され、前記第1のコンデンサの第2の
端子は前6ピ切換スイツチを介して前記電源電池の第1
の極性又は第2の極性の出力端に交互に接続され、前記
第2のコンデンサの第2の端子は前記電源電池の第2の
極性の出力端に接続され、前記第2のスイッチ素子を構
成するMOSトランジスタと前記切換スイッチはそれぞ
れ異なるタイミングで反転するスイッチング・制御信号
によって制御されることを特徴とする昇圧回路。 ム 発明の詳細な説明 本発明はMOSトランジスタとコンデンサーよりなる昇
圧回路に関するものである。 本−発明の目的は電圧損失、電力損失とも極少で、かつ
小−型、製造容易な昇圧回路を提供する事にある。 従来、液晶表示腕時計において、液晶を駆動するのに必
要な高い電圧を得るために昇圧回路が用いられている。 また、液晶のダイナばツク駆動においても高電圧が必要
なため昇圧回路が用いられている。従来の代表的な昇圧
回路としては、1、トランスを用いた昇圧回路。 Z コンドンサとダイオードを用いたジエンケル形昇圧
回路。 がある。第1図にトランスを用いた昇圧回路を、第2図
にジエンケル形昇圧回路を示す。第2図において(a)
は倍電圧昇圧回路、(b)は4′倍電圧昇圧回路である
。81図において1は電源電池、2は昇圧用短形波発生
回路、3は昇圧用トランス、4は整流用ダイオード、E
、は電源電圧、E2は昇圧出力電圧をそれぞれ表わして
いる。第2図において5,6,9,10,11.12は
ショットキーダイオード、7,8,1!l、14,15
.16は昇圧用コンデンサーをそれぞれ表わしている。 第1図、第2図中のQ、Qはそれぞれ昇圧用方形波信号
、及びその反転信号で、5す、回路動作については既に
良く知られているので省略する。 これら従来の昇圧回路は、個別部品が大きい、多い、ま
たダイオードによる損失があるといった欠点がある。第
1図の回路では形の大きいトランスという個別部品が必
要である。第2図のジエンケル形昇圧回路ではコンデン
サとダイオードが多数必要である。このダイオードには
順方向電圧降下を減らすためにショットキ・ダイオード
というやや特殊な個別部品としてのダイオードが用いら
れている。また、ダイオードを使用している限り、順方
向電圧降下による電圧損失、電力損失は避けられない。 電圧に関してはダイオード1個当り0.2V位の損失が
あり、低温域では更に大きくなる。電力損失に関しては
第1図より第2図の回路の方が良いが、それでも大体、
85%以下である。 本発明においては線形スイッチング素子であるMOSト
ランジスタ金用いてコンデンサーを充放電させ、昇圧を
行なう。MOSトランジスタは時計用工C上に集積でき
るから、個別部品は少なくなり、時計に組込み易くなる
。またタイオードの様な非線形素子を使用しないから理
想的な昇圧比が得られる。例えば倍電圧昇圧回路におい
ては外圧比は1.99倍以上の値が得られている。更に
スイッチング素子となる複数のMOSトランジスタのゲ
ート信号の反転タイミングを相当にずらすことにより、
もれ電流を完全に防止し90%以上の高い電力変換動を
可能としている。以上の様に本発明は従来の昇圧回路の
欠点の多くを取り除いたものである。 第3図に本発明によるコンデンサー、線形スイッチング
素子からなる倍電圧昇圧回路の原理を示す。1は電源電
池、81〜S、はスイッチング素子、7,8は個別コン
デンサである。Elは電源1圧、E2は昇圧電圧である
。 第3図(a)において、先づコンデンサ7を電源電圧E
1まで充電する。この時Slは閉じS2は接地されてい
る。一方コンデンサ8ばS3が開いているので何も彰2
連を受けない。次、て、H73:l 、Z :・0状噸
になる。この時S1は開きS2は電源側に接続されるの
で、電源′上池1とコンデンサ7は直列に接続される。 従ってコンデンサー7の先端には電源電池の電圧E、と
コンデンサー7に充電された電圧E1との和、つまり2
E、 という電圧が現われる。そしてS3が閉じられる
とコンデンサー8はこの電圧2E、で光電される。第5
図の(a)と(b)の状態が交互にくり返される事によ
ってコンデンサー8の端子電圧E2は完全に21. と
なり、完全倍電圧の昇圧回路が実現される。この出力電
圧E2を基にして更に倍電圧昇圧をくり返せば2m倍圧
回路が実現できるし、又、2rr′倍昇圧電圧に電源電
圧E、を2回積み重ねると(2+t)倍昇圧回路が実現
できる。つまり、この昇圧原理を用いれば任意のn倍昇
圧回路が実現できる。ただし、m、 t、nは1以上
の自然数である。 実際の昇圧比の上限はスイッチング素子、及びコンデン
サの耐圧によって制限される。 第4図に、本発明によるMo8)ランシスタを使った倍
電圧昇圧回路を、第5図にそのタイミングチャートを示
す。電源電池1、コンデンサー7゜8は第3図と同じで
わり、P−Mo8トランジスタ20.C−MOSインバ
ータ23.P−MOSトランジスタ22の各MO8)ラ
ンシスタは第3図のSl + 82+ Jの働きを
する。34は低電圧系−高電圧系C−MOSインターフ
エイヌ回路であυ、P−Mo8)ランシスタ22のスイ
ッチング制御信号Cを低電圧から高電圧に変換する。 又、Mo8)ランシスタ20.22のサブストレート電
極は必ず第4図にある方向、即ち、各々のドレイン電極
に接続して、Mo8)ランシスタの寄生ダイオードがコ
ンデンサーの充電電流に対して順方向となるようにしな
ければならない。でないとせっかくの昇圧電圧が寄生ダ
イオードによって電源側へ逆流してしまう。回路の動作
はP−Mo8)ランシスタ20は、スイッチング信号制
御BがC−MOSインバータ21で反転されたBにより
、P−Mo8)ランシスタ22はスイッチング制御信号
Cが反転及び電圧変換された信号Cによって夫々スイッ
チングされ、切換スイッチとなるC−MOSインバータ
2個よりなる(3−MOSバッファ23にはスイッチン
グ制御信号Aが入力されコンデンサ7の一方の端子の電
位を切換えることにより、第3図の説明の如く動作する
。ここでスイッチング素子23,20.22を駆動する
スイッチング制御信号を第6図A、B、Oとし、それぞ
れのパルス幅をわずかに違える事により、スイッチング
素子の相互間の干渉を無くしている−これは、第3図(
a)の状態から第3図(b)の状態に変化する際にスイ
ッチS1と83が一瞬であっても同時にオンすると2E
1に充電されたコンデンサー8の電荷が電池E、を介し
て放電するおそれがある。特にスイッチ”’1+ S
3をMOSトランジスタで構成し、同じタイミングで反
転する信号で制御すると、第4図のMo8)ランシスタ
20が完全にオフする前にMoSトランジスタ22がオ
ンしてしまい、コンデンサー8の電荷が放電され昇圧動
車が低下する。そこで本発明では第5図のようにスイッ
チ制御信号BとCの反転タイミングをずらし、信号Bが
ハイからローに変化し、Mo8)ランシスタ20が完全
にオフしてから一定時間後に、信号Cがローからハイに
変化し、Mo8 l−ランシスタ22がオンするように
構成されている。同様に第1図(′b)から(C)に状
態が変わる際にもスイッチS3がオフしてからスイッチ
S1がオンするように第5図のスイッチング制御信号C
がハイからローに変化した後に信号Bがローからハイに
変化し、電荷のもれを防止している。 また、スイッチング制御信号とBの関係も同様な関係と
なっている。即ち、第3図(a(から(b)に変化する
際に、スイッチS、がオンする前にスイッチS2が切換
わって[7まうとコンデンサー7の電荷が放電されてし
まう。そこで第5図のスイッチング制御信号Aは、信号
Bがハイかローに変化しMo8 )ランシスター20が
完全にオフした後にローからハイに変化しコンデンサー
7の一方の予電圧を電池電圧E1に変化させてコンデン
サー7の電荷の放電を防止している。同様に第3図(b
)から(a)に変化する際には、スイッチS2が切換っ
た後にスイッチS1がオンするように第5図の信号Bは
、信号Aがハイからローに変化した後にローからハイに
変化し>s OS)ランシスター20がオンするように
構成して電荷のもれを防止している。 1 このように本発明では、Mo8)ランシスタ20.
22のスイッチング制御信号B、Cの反転タイミングを
ずらしコンデンサー8の電荷もれを防止すると共にスイ
ッチング”+fiII御信号A、Bの反転タイミングを
ずらしてコンデンサー8の′?!L荷もれを防止し、さ
らにスイッチング制御信号A、 Cの反転タイミング
をずらすことによってもコンデンサー8の電荷もれを防
止し、これら信号の関係を単独又は組み合せて用いるこ
とにより昇圧回路の昇圧効率を著しく高めることができ
る。 さらに、第5図のスイッチング制御信号AとCについて
も信号Aがローからハイに変化した後に信号Cがローか
らハイに変化して、第5図(a)から(1))に変化す
る際に、スイッチS2がロー側にあるときにスイッチS
、がオンしてコンデンサー8の電荷がもれるのを防止し
、同様に、第3図(1))おら(a)に変化するときに
、スイッチS、がスイッチS、がオフになるよう先に切
換わってしまい、コンデンサー8の電荷がもれるのを防
止するため、第5図の信号Cがハイからローに変化した
後に信号Aがハイからローに変化するようになっている
。 従来のジエンケル形外圧回路と似た条件で第5図の回路
を実験した結暇を第6図に示す8.動作周波数は256
H2,コンデンサー7.8゛は共に1.47μF’、R
OAv)C!D4[ID0AシリーズのC−MOSトラ
ンジスタを用い、E、:3000Vで測定した。CD4
000Aシリーズには入力保護回路があるのでこれによ
るリーク電流金防ぐため、若干の回路を追加した。第6
図縦軸は昇圧比と電力変換効率−であり、電力変換動率
は・印昇圧比の値はX印で表わされているがたいへん優
秀である。負荷抵抗が200にΩ以上の時、昇圧比は1
.9倍以上という数値であシ、たいへん満足できるもの
であった。電力変換効率の測定値は・印で表わされてい
るが、これもかなり良い成績であり、広い範囲で効率9
0チを越えている。高抵抗負荷側(微少電流負荷側)で
効率が落ちているが、これは使用MO8トランジスタ自
身、又はその入力保護回路によるリーク電流が1μA程
あったためである。 従って時計用としてリーク電流の少いC−FJ OS−
工Cでつくれば高抵抗負荷側での効率も90%以上にな
ると考えられる。 以上の様に、本発明の昇圧回路は制御信号A。 B、Cの反転タイミングを相互にすらしたことから従来
の昇圧回路により優れそデータが得られている。また、
このデータからモノリシツクエC上に薄膜集積された小
容量コンデンサーを使っても充分に液晶を駆動できると
予想される。 以上の様に1本発明はMOSトランジスタを線形スイッ
チング素子として用い、しかも、そのスイッチ制御信号
の反転タイピングをずらし、コンデンサーの電荷のもれ
を防止したことにより、極めて高い効率が得られ、電子
時計等に最適な昇圧回路となる− 4、図面の簡単な説明 第1図は従来のトランスを使用した昇圧回路図。 第2図は従来のジエンケル型昇圧回路。(a)は倍電圧
昇圧I′o回路図であり、(1))は4倍電圧昇ロー1
c1込に「41噂 右、ス、− 第3図は本発明によるコンデンサーとスイッチング素子
による倍電圧昇圧回路の簡単な動作説明図。(a)は充
電期間、(b)け昇圧、放電期間の状態の動作を表わし
ている。 第4図は本発明によるコンデンサーとMOSスイッチン
グ素子を使った倍電圧昇圧回路図。 第5図は第4図の回路の8−制御信号A、B、Cのタイ
ミングチャート。 第6図は第5図の回路の昇圧比、及び電力変換効率と負
荷抵抗との関係を示すグラフ。 20.22・・・・・・P−MOSスイッチングトラン
ジスタ。 21・・・・・・0−MOSインバーターによるインタ
ーフェイス。 23・・・・・・スイッチング素子として知1くC−M
OSバッファ。 64・・・・・・低電圧系−高電圧系のインク−フェイ
ス回路。 A・・・・・・・・・C−MOSバッファ23のスイッ
チング制御信号。 B・・・・・・・・・P−MO8Tr20のスイッチン
グ制御信号。 C・・・・・・・・・P−MO8Tr22のスイッチン
グ制御信号。 D・・・・・・・・・昇圧出力。 以 上
Claims (1)
- 電源電池、第1及び第2のコンデンサ、第1及び第2の
スイッチ素子及び切換スイッチよりなり前記第1及び第
2のスイッチ素子はゲート電極、第1及び第2の電極及
びサブストレート電極を有するMOSトランジスタによ
って構成され、前記電源電池の第1の極性の出力端は前
記第1のスイッチ素子の第1の電極と接続され、前記第
1のスイッチ素子の第2の電極は前記第1のコンデンサ
の第1の端子に接続され、前記第2のスイッチ素子の第
1の電極は前記第1のコンデンサの前記第1の端子に接
続され、前記第2のコンデンサの第1の端子は前記第2
のスイッチ素子の第2の電極に接続され、前記第1のコ
ンデンサの第2の端子は前記切換スイッチを介して前記
電源電池の第1の極性又は第2の極性の出力端に交互に
接続され、前記第2のコンデンサの第2の端子は前記電
源電池の第2の極性の出力端に接続され、前記第1及び
第2のスイッチ素子を構成するMOSトランジスタの前
記ゲート電極にはそれぞれ異なるタイミングで反転する
スイッチング信号が入力されることを特徴とする電子時
計用昇圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3045586A JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51131019A Division JPS6024431B2 (ja) | 1976-10-29 | 1976-10-29 | 電子時計用昇圧回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3287793A Division JPH06327236A (ja) | 1991-11-01 | 1991-11-01 | 昇圧方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62144566A true JPS62144566A (ja) | 1987-06-27 |
JPH056424B2 JPH056424B2 (ja) | 1993-01-26 |
Family
ID=12304376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3045586A Granted JPS62144566A (ja) | 1986-02-14 | 1986-02-14 | 電子時計用昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62144566A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510814A (en) * | 1993-08-31 | 1996-04-23 | Sharp Kabushiki Kaisha | Drive voltage generating device for liquid crystal display device |
EP1056190A1 (en) * | 1998-09-17 | 2000-11-29 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic device, and electronic watch |
JP2002262546A (ja) * | 2001-03-01 | 2002-09-13 | Citizen Watch Co Ltd | 昇圧システム |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
-
1986
- 1986-02-14 JP JP3045586A patent/JPS62144566A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4860227A (ja) * | 1971-12-03 | 1973-08-23 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510814A (en) * | 1993-08-31 | 1996-04-23 | Sharp Kabushiki Kaisha | Drive voltage generating device for liquid crystal display device |
EP1056190A1 (en) * | 1998-09-17 | 2000-11-29 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic device, and electronic watch |
EP1056190A4 (en) * | 1998-09-17 | 2003-03-05 | Seiko Epson Corp | POWER SUPPLY DEVICE, POWER SUPPLY PROCESS, PORTABLE ELECTRONIC DEVICE AND ELECTRONIC CLOCK |
JP2002262546A (ja) * | 2001-03-01 | 2002-09-13 | Citizen Watch Co Ltd | 昇圧システム |
Also Published As
Publication number | Publication date |
---|---|
JPH056424B2 (ja) | 1993-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0585925B1 (en) | Voltage converting circuit | |
EP0558339B1 (en) | Charge pump circuit | |
US8665255B2 (en) | Power supply circuit and display device including the same | |
US5668703A (en) | Boost converter for driving a capacitive load | |
JP2004229431A (ja) | チャージポンプ型dc/dcコンバータ | |
JP3675457B2 (ja) | 昇圧クロック生成回路及び半導体装置 | |
JPH08289533A (ja) | 薄膜トランジスタ液晶表示装置用直流−直流コンバータ | |
JP2007089242A (ja) | チャージポンプ式昇圧回路を有する半導体装置 | |
US8314648B2 (en) | Power supply circuit and display device including the same | |
US20020089369A1 (en) | Voltage conversion circuit | |
JPS62144566A (ja) | 電子時計用昇圧回路 | |
JPH06327236A (ja) | 昇圧方法 | |
TW200534567A (en) | DC-DC converter | |
JPH07271322A (ja) | 電圧変換回路 | |
JP3205756B2 (ja) | 電子機器 | |
JPH11163647A (ja) | スイッチトキャパシタ回路 | |
US4275437A (en) | Semiconductor circuit for voltage conversion | |
KR100909837B1 (ko) | 단위전하펌프 | |
JPS6024431B2 (ja) | 電子時計用昇圧回路 | |
JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
KR100926677B1 (ko) | 단위전하펌프 | |
JP2001309643A (ja) | 電子機器 | |
JP3163315B2 (ja) | 昇圧回路装置 | |
JPS58186370A (ja) | 降圧回路 | |
JPH0467770A (ja) | 昇圧回路および昇圧方法 |