JPS62140396A - 透明電極を有するデバイスの製造方法 - Google Patents
透明電極を有するデバイスの製造方法Info
- Publication number
- JPS62140396A JPS62140396A JP60278997A JP27899785A JPS62140396A JP S62140396 A JPS62140396 A JP S62140396A JP 60278997 A JP60278997 A JP 60278997A JP 27899785 A JP27899785 A JP 27899785A JP S62140396 A JPS62140396 A JP S62140396A
- Authority
- JP
- Japan
- Prior art keywords
- transparent electrode
- insulating layer
- layer
- sputtering
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Manufacturing Of Electric Cables (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は透明電極を有するデバイス、例えば交流電界の
印加によりエレク１−ロルミネセンス（ＥＬ）を呈する
Ｍ膜エレク１〜ロルミネセンス素子（以下普膜ＥＬ素子
と称する）や液晶の製造方法に関するものである。
印加によりエレク１−ロルミネセンス（ＥＬ）を呈する
Ｍ膜エレク１〜ロルミネセンス素子（以下普膜ＥＬ素子
と称する）や液晶の製造方法に関するものである。
近年、大容量ディスプレイとして、ブラウン管（以下Ｃ
ＲＴと称する）が広く用いられているがＣＲＴは真空管
であるため、大重量で破損の危険性もあり、また奥行き
寸法が大きい、偏向走査歪が避けにくく、さらには数Ｋ
Ｖ以」二の高電圧を必要とするなどの問題があった。
ＲＴと称する）が広く用いられているがＣＲＴは真空管
であるため、大重量で破損の危険性もあり、また奥行き
寸法が大きい、偏向走査歪が避けにくく、さらには数Ｋ
Ｖ以」二の高電圧を必要とするなどの問題があった。
一方、平面形のディスプレイとしては、プラズマディス
プレイパネル（以下ＦＤＰと称する）の開発が進められ
ているが、ＦＤＰはＣＲＴに比較して薄形であり、動作
電圧も低く、マトリックス形であるため走査歪がないと
いう利点があるが、ガス放電管であり、また真空管の一
種であるために重量が大きく、破損の危険性は避けられ
ない。
プレイパネル（以下ＦＤＰと称する）の開発が進められ
ているが、ＦＤＰはＣＲＴに比較して薄形であり、動作
電圧も低く、マトリックス形であるため走査歪がないと
いう利点があるが、ガス放電管であり、また真空管の一
種であるために重量が大きく、破損の危険性は避けられ
ない。
また、液晶ディスプレイデバイス（以下ＬＣＤと称する
）は、固体素子に近く、動作電圧も数Ｖないし十数Ｖと
低いが、応答速度が小さい、動作可能温度範囲が狭く、
さらには受光形デバイスのため表示面が暗いといった問
題を抱えている。
）は、固体素子に近く、動作電圧も数Ｖないし十数Ｖと
低いが、応答速度が小さい、動作可能温度範囲が狭く、
さらには受光形デバイスのため表示面が暗いといった問
題を抱えている。
これに対してＥＬを呈する薄膜ＥＬ素子を用いた薄膜Ｅ
Ｌパネルは、ＣＲＴと比較して駆動電圧が低く、またＦ
ＤＰに比較して重量、大きさ等において優れ、ＬＣＤに
比較して表示面が明るい。
Ｌパネルは、ＣＲＴと比較して駆動電圧が低く、またＦ
ＤＰに比較して重量、大きさ等において優れ、ＬＣＤに
比較して表示面が明るい。
動作可能温度範囲が広い等、多くの利点を有しており、
文字、グラフィック表示に対して最適である。
文字、グラフィック表示に対して最適である。
この薄膜ＥＬ素子は、例えば硫化亜鉛（ＺｎＳ）を母体
とし、これに付活剤としてマンガン（Ｍｎ）や希土類化
合物等を添加した発光層の両側あるいは片側に二酸化ケ
イ素（Ｓｊ、０２）、五酸化タンタル（Ｔａ２０５）、
アルミナ（ＡＱ、０３）、酸化イツトリウム（Ｙ２Ｏ，
、）や窒化シリコン（Ｓ ｊ、 Ｎ ｘ ）等の絶縁層
を設け、対向電極でサンドイッチ状に挟持した構成が輝
度、寿命等の点で優れている。
とし、これに付活剤としてマンガン（Ｍｎ）や希土類化
合物等を添加した発光層の両側あるいは片側に二酸化ケ
イ素（Ｓｊ、０２）、五酸化タンタル（Ｔａ２０５）、
アルミナ（ＡＱ、０３）、酸化イツトリウム（Ｙ２Ｏ，
、）や窒化シリコン（Ｓ ｊ、 Ｎ ｘ ）等の絶縁層
を設け、対向電極でサンドイッチ状に挟持した構成が輝
度、寿命等の点で優れている。
第１図は発光層を絶縁層で挟持させた二重絶縁層構造の
薄膜ＥＬ素子の一例を示す要部断面図である。同図にお
いて、１−はガラス基板、２は酸化インジウム（Ｉｎ２
０１）あるいはインジウムと錫との酸化物（ＩＴＯ）等
からなる透明電極、３は５ｊ０２、Ｔａ２０１．ＡＱ、
２０１．Ｙ、Ｏ−１，５ｊＮｘ等からなる第１の絶縁層
、４はＭ ｎあるいは希土類化合物等を添加したＺｎＳ
発光層、５は第２の＃Ｉ／！縁層、６はアルミニウム（
ＡＱ）等からなる背面電極、７は交流電源である。
薄膜ＥＬ素子の一例を示す要部断面図である。同図にお
いて、１−はガラス基板、２は酸化インジウム（Ｉｎ２
０１）あるいはインジウムと錫との酸化物（ＩＴＯ）等
からなる透明電極、３は５ｊ０２、Ｔａ２０１．ＡＱ、
２０１．Ｙ、Ｏ−１，５ｊＮｘ等からなる第１の絶縁層
、４はＭ ｎあるいは希土類化合物等を添加したＺｎＳ
発光層、５は第２の＃Ｉ／！縁層、６はアルミニウム（
ＡＱ）等からなる背面電極、７は交流電源である。
このような構成による薄膜ＥＬ素子は、透明電極２と背
面電極６との間に交流電源７により交流電界を印加する
と、約１０ｒ′Ｖ／σ程度の高電界により高輝度に発光
する。このように高輝度を得るためには極めて高い電界
を必要とするため、第１゜第２の絶縁層３，５は極めて
高い絶縁耐圧をもつことが不可欠である。
面電極６との間に交流電源７により交流電界を印加する
と、約１０ｒ′Ｖ／σ程度の高電界により高輝度に発光
する。このように高輝度を得るためには極めて高い電界
を必要とするため、第１゜第２の絶縁層３，５は極めて
高い絶縁耐圧をもつことが不可欠である。
このためには、第１．第２の絶縁層３，５の成膜を最適
化することが最も重要である。例えば、これらをスパッ
タリングにより形成する場合も第１、第２の絶縁層３，
５の成膜を最適化する必要があることは当然である。
化することが最も重要である。例えば、これらをスパッ
タリングにより形成する場合も第１、第２の絶縁層３，
５の成膜を最適化する必要があることは当然である。
しかし、透明電極２上に第１の絶縁層３をスパッタリン
グにより絶縁耐圧向上に対して最適な条件で成膜する場
合、透明電極２の光透過率が著しく低下するという問題
がしばしば生じた。
グにより絶縁耐圧向上に対して最適な条件で成膜する場
合、透明電極２の光透過率が著しく低下するという問題
がしばしば生じた。
なお、スパッタリング装置は例えば電子材料別冊超Ｌ
Ｓ Ｉ製造・試験装置ガイドブック１９８４年版Ｐ、１
２９〜Ｐ、１．３３で紹介されている。
Ｓ Ｉ製造・試験装置ガイドブック１９８４年版Ｐ、１
２９〜Ｐ、１．３３で紹介されている。
〔発明の［１的〕
したがって本発明は前述した従来の問題に鑑みてなされ
たものであり、その１−１的とするところは透明電極２
」二に第１の絶縁層３をスパッタリングする場合に発生
する透明電極２の光透過率の低下を抑止することにより
、透明電極２によるＥＬ発先の吸収を抑え、効率良＜
１＝： Ｔ、発光を外部に取り出すことができる高輝度
が得られる薄膜ＥＬ素子の製造方法を提供することにあ
る。
たものであり、その１−１的とするところは透明電極２
」二に第１の絶縁層３をスパッタリングする場合に発生
する透明電極２の光透過率の低下を抑止することにより
、透明電極２によるＥＬ発先の吸収を抑え、効率良＜
１＝： Ｔ、発光を外部に取り出すことができる高輝度
が得られる薄膜ＥＬ素子の製造方法を提供することにあ
る。
本発明の一実施例によれば、透明電極２上に第１の絶縁
層３をスパッタリングにより成膜する際、基板に正のバ
イアスを印加する方法が提供される。
層３をスパッタリングにより成膜する際、基板に正のバ
イアスを印加する方法が提供される。
この方法によれば透明電極２の光透過率の低下を抑止し
、高輝度および高信頼性がもたらされる。
、高輝度および高信頼性がもたらされる。
次に第２図〜第４図を用いて本発明の実施例を詳細に説
明する。第２図に、示すように絶縁性基板として例えば
ホウケイ酸ガラス基板１を用い、このガラス基板１」二
に、インジウムの酸化物をスパッタリングした後、焼成
して膜厚約２０００人程度の耐熱性を有する透明電極２
を形成する。
明する。第２図に、示すように絶縁性基板として例えば
ホウケイ酸ガラス基板１を用い、このガラス基板１」二
に、インジウムの酸化物をスパッタリングした後、焼成
して膜厚約２０００人程度の耐熱性を有する透明電極２
を形成する。
次にこの透明電極２」二に、スパッタリングにより厚さ
１０００人のＳｉｏ、を第１の絶縁層の１層目３ａとし
て形成する。本実施例では、ターゲラ１−にＳｉを用い
、これをアルゴンと酸素の混合ガス中でスパッタリング
することにより５ｊＯ２を形成した。成膜条件はアルゴ
ンと酸素のガス流量の比は１対１．ガス圧力２ Ｘ １
０−３Ｔｏｒｒ、 ＲＦパワー密度１ 、８ Ｗ／ｃｄ
とし、第３図に示す構成によりターゲットに与える直流
電位（アース）を基準として基板に＋７５Ｖのバイアス
を印加して成膜した。これにより透明電極２の光透過率
の低下は全く生じなかった。
１０００人のＳｉｏ、を第１の絶縁層の１層目３ａとし
て形成する。本実施例では、ターゲラ１−にＳｉを用い
、これをアルゴンと酸素の混合ガス中でスパッタリング
することにより５ｊＯ２を形成した。成膜条件はアルゴ
ンと酸素のガス流量の比は１対１．ガス圧力２ Ｘ １
０−３Ｔｏｒｒ、 ＲＦパワー密度１ 、８ Ｗ／ｃｄ
とし、第３図に示す構成によりターゲットに与える直流
電位（アース）を基準として基板に＋７５Ｖのバイアス
を印加して成膜した。これにより透明電極２の光透過率
の低下は全く生じなかった。
なお、第３図において、ターゲットに与える電圧は接地
電位（直流基準電位）と高周波電圧１２（交流分）であ
り、ＥＬ基板９は接地電位に対して正に直流バイアスさ
れる。この接地電位点は安全のためチャンバーと共に大
地に接続される。
電位（直流基準電位）と高周波電圧１２（交流分）であ
り、ＥＬ基板９は接地電位に対して正に直流バイアスさ
れる。この接地電位点は安全のためチャンバーと共に大
地に接続される。
この上に第１の絶縁層の２層目３ｂとしてＴａ２Ｏ、を
２０００人形成する。本実施例ではターゲラ１−にＴａ
を用い、これをアルゴンと酸素の混合ガス中でスパッタ
リングすることによりＴａ、Ｏ７を形成した。
２０００人形成する。本実施例ではターゲラ１−にＴａ
を用い、これをアルゴンと酸素の混合ガス中でスパッタ
リングすることによりＴａ、Ｏ７を形成した。
次にこの第１の絶縁層の２層Ｉ］３ ｂ ｌに付活剤と
してＭｎを約０ 、５ ｗｔ％加えたＺｎＳの煉結体を
材料として基板温度約２５０℃でＥＢ蒸着により厚さ５
０００人の発光層４を形成する。その後、真空巾約５５
０°Ｃで２時間アニール処理を行って発光層４中のＭｎ
の分布の均一化と各薄膜の欠陥の低減をはかる。
してＭｎを約０ 、５ ｗｔ％加えたＺｎＳの煉結体を
材料として基板温度約２５０℃でＥＢ蒸着により厚さ５
０００人の発光層４を形成する。その後、真空巾約５５
０°Ｃで２時間アニール処理を行って発光層４中のＭｎ
の分布の均一化と各薄膜の欠陥の低減をはかる。
次にこの発光層４」二に、第２の絶縁層の１層目５ｂと
してＴａ２Ｏ，を２０００人の膜厚に、第１の絶縁層の
２層Ｉｔ ：（＋）と回−・条件でスパッタリングによ
り形成する。この」−に第２の絶縁層の２層目５ａとし
て５ｊＯ２を１． ＯＯ０人形成する。この場合は、第
１−の絶縁層の１層１１３ａのＳ ｔ０２形成時のよう
に、特にアースに対して基板に市のバイアスを印加する
必要はない。
してＴａ２Ｏ，を２０００人の膜厚に、第１の絶縁層の
２層Ｉｔ ：（＋）と回−・条件でスパッタリングによ
り形成する。この」−に第２の絶縁層の２層目５ａとし
て５ｊＯ２を１． ＯＯ０人形成する。この場合は、第
１−の絶縁層の１層１１３ａのＳ ｔ０２形成時のよう
に、特にアースに対して基板に市のバイアスを印加する
必要はない。
最後に第２の絶縁層の２層ＩＩ ５ ａ ｌにアルミニ
ウムを真空蒸着して膜厚］、 ５００ Ａ程度の背面電
極６を形成して積層を終了する。
ウムを真空蒸着して膜厚］、 ５００ Ａ程度の背面電
極６を形成して積層を終了する。
このようにして形成した薄膜ＥＬ素子は、透明電極の光
透過率の低下が発生せず、印加電圧２００ｖ以上で高輝
度に発光した。
透過率の低下が発生せず、印加電圧２００ｖ以上で高輝
度に発光した。
透明電極」二に絶縁層をスパッタリングする際に生じる
透明電極の光透過率の低下に関し以下に説明する。
透明電極の光透過率の低下に関し以下に説明する。
上記実施例で第１の絶縁層の１層目３ａの５ｊ０２をス
パッタリングする際、ターゲットに与える直流電位（ア
ース）に対して基板に＋７５Ｖのバイアスを印加した場
合について説明したが、−２０Ｖから＋１． ＯＯＶま
で変えた場合の５ｊＯ２とＩＴＯとガラス基板を含めた
波長５８０ｎｍにおける光透過率を第４図に示す。これ
より＋７５Ｖ以−にのバイアスの印加により高光透過率
となっているのが分かる。なお、基板を電源につながず
浮いた状態とした場合、基板はスパッタリング特約２５
ｖの電位が自然にかかっていることも判った（２５Ｖ、
５０Ｖの直流電位を印加したのとほぼ同じ透過率となっ
た）。
パッタリングする際、ターゲットに与える直流電位（ア
ース）に対して基板に＋７５Ｖのバイアスを印加した場
合について説明したが、−２０Ｖから＋１． ＯＯＶま
で変えた場合の５ｊＯ２とＩＴＯとガラス基板を含めた
波長５８０ｎｍにおける光透過率を第４図に示す。これ
より＋７５Ｖ以−にのバイアスの印加により高光透過率
となっているのが分かる。なお、基板を電源につながず
浮いた状態とした場合、基板はスパッタリング特約２５
ｖの電位が自然にかかっていることも判った（２５Ｖ、
５０Ｖの直流電位を印加したのとほぼ同じ透過率となっ
た）。
発明者らの分析の結果、光透過率が低くなる原＝７−
因は透明電極であるインジウムの酸化物が第１−の絶縁
層の成膜時に還元されて、金属インジウムが発生してい
るためであることが分かった。つまり、基板にある値以
」二の１Ｕ：、のバイアスを印加することにより、透明
電極がプラズマ中の正イオンから受ける衝撃を防ぎ、こ
れにより透明電極が還元されることにより生ずる光透過
率の低下を防ぐことができ、また金属インジウムの発生
による信頼性の低下を防止することができることが判っ
た。
層の成膜時に還元されて、金属インジウムが発生してい
るためであることが分かった。つまり、基板にある値以
」二の１Ｕ：、のバイアスを印加することにより、透明
電極がプラズマ中の正イオンから受ける衝撃を防ぎ、こ
れにより透明電極が還元されることにより生ずる光透過
率の低下を防ぐことができ、また金属インジウムの発生
による信頼性の低下を防止することができることが判っ
た。
なお、前述した実施例において、第１の絶縁層の１層目
はＳｊをターゲラ１へに用いて５ｊＯ２を形成する場合
について説明したが、本発明はこれに限定されるもので
はなく、Ｓ１０．をターゲットに用いた場合でも同様の
効果が得られる。またその材料も、ＡＱ２０３．Ｔａ、
０５，１Ｎ、０２．ＳｉＮｘ等を用いても、同様の効果
が得、られる。
はＳｊをターゲラ１へに用いて５ｊＯ２を形成する場合
について説明したが、本発明はこれに限定されるもので
はなく、Ｓ１０．をターゲットに用いた場合でも同様の
効果が得られる。またその材料も、ＡＱ２０３．Ｔａ、
０５，１Ｎ、０２．ＳｉＮｘ等を用いても、同様の効果
が得、られる。
また、第１及び第２の絶縁層はそれぞれＳ ｊ Ｏ。
膜とＴａ、Ｏ，膜を積層した場合について説明したが、
単層膜でもさし−）かえない。
単層膜でもさし−）かえない。
また、前記実施例では第１の絶縁層の１層１−１のスパ
ッタリング時のアースに対する基板へのバイアスは＋７
５Ｖについて説明したが、これは他のスパッタリング条
件や材料により最適化する必要がある。またバイアスの
印加は直流に限らず、ＩＫ Ｉ−Ｔ ｚ以下の交流でも
効果を発揮する。
ッタリング時のアースに対する基板へのバイアスは＋７
５Ｖについて説明したが、これは他のスパッタリング条
件や材料により最適化する必要がある。またバイアスの
印加は直流に限らず、ＩＫ Ｉ−Ｔ ｚ以下の交流でも
効果を発揮する。
また、前述した実施例において、発光層の付活剤はＭｎ
に限定されるものではなく、ＴｂＦ３． ＳｍＦ３ある
いはＥｒＦ３等の希土類化合物等を用いても、さらに成
膜法もスパッタリング、イオンブレーティングあるいは
プラズマＣＶＤ等を用いても同様の効果が得られること
は勿論である。
に限定されるものではなく、ＴｂＦ３． ＳｍＦ３ある
いはＥｒＦ３等の希土類化合物等を用いても、さらに成
膜法もスパッタリング、イオンブレーティングあるいは
プラズマＣＶＤ等を用いても同様の効果が得られること
は勿論である。
本発明は透明電極」二に絶縁層を形成する他のデバイス
、例えば、液晶と薄膜トランジスタを−っの絶縁基板」
二に形成したデバイスにも適用できる。
、例えば、液晶と薄膜トランジスタを−っの絶縁基板」
二に形成したデバイスにも適用できる。
以」二説明したように本発明によれば、透明電極」二に
絶縁層をスパッタリングで形成する際、ターゲットに与
える直流電位（アース）に対して基板に正のバイアスを
印加することにより、透明電極の光透過率の低下を防止
し、金属インジウムの発生を抑止できるので、高輝度、
高信頼性の薄膜ＥＬ素子等が容易に製造可能となるなど
の極めて優れた効果が得られる。
絶縁層をスパッタリングで形成する際、ターゲットに与
える直流電位（アース）に対して基板に正のバイアスを
印加することにより、透明電極の光透過率の低下を防止
し、金属インジウムの発生を抑止できるので、高輝度、
高信頼性の薄膜ＥＬ素子等が容易に製造可能となるなど
の極めて優れた効果が得られる。
第１図は従来の薄膜ＥＬ素子、第２図は本発明による方
法及び製造装置で！Ｉｅ！ ｉ（’ｉする薄膜ＥＬ素子
、第３図は本発明による方法を実施するためのスパッタ
リング装置、第４図はスパッタリング時に被加工物であ
るＥ Ｌ素子の基板にＺｊ、える電位と透明電極の光透
過率との関係を示す図である。 １・・・ガラス基板、２・・・透明電極、３・・・第１
の絶縁層、３ａ・・・第１の絶縁層の１層目Ｓｉ○２．
３ｂ−−−第１−の絶縁層の２層「１Ｔａ２０５．４・
・・発光層、５・・・第２の絶縁層、５ａ・・・第２の
絶縁層の２層目５ｊ０２．５ｂ・・・第２の絶縁層の１
層目”Ｉ’ａ２０．．６・・・背面電極、７・・・交流
電極、８・・・スパッタリング装置、９・・・基板ホル
ダ、［Ｏ・・・基板、１１・・・ターゲラ１へ、１２・
・・高周波電源、１３・・・バイアス用直流電源、１４
・・・コンデンサ、１５・・・チャンバー、」−６・・
・ガス１・・・ガラス基板 ２・・・透明電極■ｎ２０３ ３・・・第１の絶縁層 ３ａ・・・第１の絶縁層の１層目 Ｓ ｉ ０２
２３ｂ・・・第１の絶縁層の２層目 Ｔａ２’ｓ
１４・・・発光層 ５・・・第２の絶縁層 ５ａ °゛第２絶縁層の１層目 Ｓ ｉ ０２５ｂ・・
・第２の絶縁層の２層目 Ｔａ２０５６・・・背面電極
Ａし ７・・・交流電源 Ｉ −１２・ ？−一 く 〕−〜 一
法及び製造装置で！Ｉｅ！ ｉ（’ｉする薄膜ＥＬ素子
、第３図は本発明による方法を実施するためのスパッタ
リング装置、第４図はスパッタリング時に被加工物であ
るＥ Ｌ素子の基板にＺｊ、える電位と透明電極の光透
過率との関係を示す図である。 １・・・ガラス基板、２・・・透明電極、３・・・第１
の絶縁層、３ａ・・・第１の絶縁層の１層目Ｓｉ○２．
３ｂ−−−第１−の絶縁層の２層「１Ｔａ２０５．４・
・・発光層、５・・・第２の絶縁層、５ａ・・・第２の
絶縁層の２層目５ｊ０２．５ｂ・・・第２の絶縁層の１
層目”Ｉ’ａ２０．．６・・・背面電極、７・・・交流
電極、８・・・スパッタリング装置、９・・・基板ホル
ダ、［Ｏ・・・基板、１１・・・ターゲラ１へ、１２・
・・高周波電源、１３・・・バイアス用直流電源、１４
・・・コンデンサ、１５・・・チャンバー、」−６・・
・ガス１・・・ガラス基板 ２・・・透明電極■ｎ２０３ ３・・・第１の絶縁層 ３ａ・・・第１の絶縁層の１層目 Ｓ ｉ ０２
２３ｂ・・・第１の絶縁層の２層目 Ｔａ２’ｓ
１４・・・発光層 ５・・・第２の絶縁層 ５ａ °゛第２絶縁層の１層目 Ｓ ｉ ０２５ｂ・・
・第２の絶縁層の２層目 Ｔａ２０５６・・・背面電極
Ａし ７・・・交流電源 Ｉ −１２・ ？−一 く 〕−〜 一
Claims (1)
- 絶縁性基板上に透明電極を形成した後、ターゲットに対
して上記基板に正のバイアス電圧を印加してスパッタリ
ングを行うことを特徴とする透明電極を有するデバイス
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278997A JPS62140396A (ja) | 1985-12-13 | 1985-12-13 | 透明電極を有するデバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278997A JPS62140396A (ja) | 1985-12-13 | 1985-12-13 | 透明電極を有するデバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62140396A true JPS62140396A (ja) | 1987-06-23 |
Family
ID=17604959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278997A Pending JPS62140396A (ja) | 1985-12-13 | 1985-12-13 | 透明電極を有するデバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62140396A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632294A (ja) * | 1986-06-23 | 1988-01-07 | 沖電気工業株式会社 | Ｅｌパネルの形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170266A (ja) * | 1983-03-18 | 1984-09-26 | Hitachi Ltd | 酸化反応性スパツタ方法 |
| JPS60221580A (ja) * | 1984-04-18 | 1985-11-06 | Fujitsu Ltd | 薄膜形成方法 |
| JPS61250991A (ja) * | 1985-04-26 | 1986-11-08 | 株式会社日立製作所 | 電子部品の製造方法 |
| JPS61276966A (ja) * | 1985-04-30 | 1986-12-06 | Oki Electric Ind Co Ltd | 帯電性材料の高周波スパツタリング法 |
-
1985
- 1985-12-13 JP JP60278997A patent/JPS62140396A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59170266A (ja) * | 1983-03-18 | 1984-09-26 | Hitachi Ltd | 酸化反応性スパツタ方法 |
| JPS60221580A (ja) * | 1984-04-18 | 1985-11-06 | Fujitsu Ltd | 薄膜形成方法 |
| JPS61250991A (ja) * | 1985-04-26 | 1986-11-08 | 株式会社日立製作所 | 電子部品の製造方法 |
| JPS61276966A (ja) * | 1985-04-30 | 1986-12-06 | Oki Electric Ind Co Ltd | 帯電性材料の高周波スパツタリング法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS632294A (ja) * | 1986-06-23 | 1988-01-07 | 沖電気工業株式会社 | Ｅｌパネルの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060006805A1 (en) | Flat lamp | |
| JPS62140396A (ja) | 透明電極を有するデバイスの製造方法 | |
| JP5355076B2 (ja) | 誘電厚膜エレクトロルミネッセンスディスプレイ用の酸化マグネシウム含有障壁層 | |
| JPS5956391A (ja) | Ｅｌデイスプレイ装置 | |
| US7811678B2 (en) | Low process temperature thin film phosphor for electroluminescent displays | |
| JPS61151994A (ja) | 薄膜エレクトロルミネセンス素子の製造方法 | |
| JPS6124192A (ja) | 薄膜エレクトロルミネツセンス素子 | |
| JPH027072B2 (ja) | ||
| JPS6364293A (ja) | 薄膜エレクトロルミネセンス素子 | |
| JPS61151995A (ja) | 薄膜エレクトロルミネセンス素子 | |
| KR20010058706A (ko) | 주방전 영역과 보조 방전 영역을 구비하는 교류형플라즈마 디스플레이 패널 및 그 구동 방법 | |
| JPS6364291A (ja) | 薄膜エレクトロルミネセンス素子 | |
| KR970006081B1 (ko) | 박막 el 표시소자의 제조방법 | |
| JPH01304694A (ja) | 薄膜ｅｌ素子 | |
| JPS61276966A (ja) | 帯電性材料の高周波スパツタリング法 | |
| JPH05119737A (ja) | プラズマデイスプレイパネルの駆動方法 | |
| KR20000065742A (ko) | 플라즈마 디스플레이 패널의 구조 | |
| JPS617595A (ja) | 薄膜ｅｌ素子に於ける透明導電膜の製造方法 | |
| JPH06251873A (ja) | エレクトロルミネッセンス素子の形成方法 | |
| JPH0148631B2 (ja) | ||
| JPS5855636B2 (ja) | 薄膜ｅｌ素子 | |
| JPS62145695A (ja) | 薄膜エレクトロルミネセンス素子 | |
| JPH088147B2 (ja) | 薄膜ｅｌ素子 | |
| JPH04259792A (ja) | 薄膜白色ｅｌパネル | |
| JPH0282494A (ja) | 薄膜エレクトロルミネッセント素子 |