JPS62135775A - 差電圧測定回路 - Google Patents
差電圧測定回路Info
- Publication number
- JPS62135775A JPS62135775A JP27754185A JP27754185A JPS62135775A JP S62135775 A JPS62135775 A JP S62135775A JP 27754185 A JP27754185 A JP 27754185A JP 27754185 A JP27754185 A JP 27754185A JP S62135775 A JPS62135775 A JP S62135775A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- input
- circuit
- vio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は差電圧測定回路に関するもので、特にＡ／Ｄ
（アナログ／デジタル）コンバータのサンプルホールド
回路に使用されるものである。
（アナログ／デジタル）コンバータのサンプルホールド
回路に使用されるものである。
［発明の技術的背景とその問題点コ
従来の差電圧７１Ｉ１１定回路は第５図のような構成か
らなっている。図中１．２は入力端子、３はオペアンプ
、１０はスイッチ、１１は演算結果保持用コンデンサ、
１２は出力端子、１３．１４は抵抗値Ｒ１の抵抗、１５
．１６は抵抗値Ｒｆ の抵抗である。この回路の出力
電圧Ｖ ｏｕｔは、オペアンプ３の入力オフセット電圧
をＶ、。とすると、 うに従来の差電圧測定回路の出力は、オペアンプの入力
オフセット電圧を含んでいるために、この入力オフセッ
ト電圧を解消するための別口路が必要であった。
らなっている。図中１．２は入力端子、３はオペアンプ
、１０はスイッチ、１１は演算結果保持用コンデンサ、
１２は出力端子、１３．１４は抵抗値Ｒ１の抵抗、１５
．１６は抵抗値Ｒｆ の抵抗である。この回路の出力
電圧Ｖ ｏｕｔは、オペアンプ３の入力オフセット電圧
をＶ、。とすると、 うに従来の差電圧測定回路の出力は、オペアンプの入力
オフセット電圧を含んでいるために、この入力オフセッ
ト電圧を解消するための別口路が必要であった。
「発明の目的］
本発明は上記実情に鑑みてなされたもので、オペアンプ
の入力オフセット電圧を解消するための特別な回路を設
けることなく、オペアンプの入力オフセット電圧が影響
しない差電圧Ａｌｌ＋定回路を提供しようとするもので
ある。
の入力オフセット電圧を解消するための特別な回路を設
けることなく、オペアンプの入力オフセット電圧が影響
しない差電圧Ａｌｌ＋定回路を提供しようとするもので
ある。
［発明の概要］
本発明は、オペアンプと、このオペアンプの第１の入力
に第１の入力電圧■Ａ、第２の入力電圧ＶＢを切り換え
供給する手段と、前記オペアンプに前記第１の入力電圧
ＶＡが供給されたとき、この電圧ＶＡと前記オペアンプ
の入力オフセット電圧Ｖｉ０との加算値（ＶＡ 十ｖｉ
Ｑ ）を蓄えるコンデンサと、前記オペアンプの第１
の入力に前記第２の入力電圧Ｖ９が供給されたとき、前
記オペアンプの第２の入力に、前記第１のコンデンサに
保持されている“ＶＡ ＋Ｖｉ ｏ”の値を供給し前記
オペアンプの出力に“ＶＢ−ＶＡ“の値を得る手段とを
具備したものである。
に第１の入力電圧■Ａ、第２の入力電圧ＶＢを切り換え
供給する手段と、前記オペアンプに前記第１の入力電圧
ＶＡが供給されたとき、この電圧ＶＡと前記オペアンプ
の入力オフセット電圧Ｖｉ０との加算値（ＶＡ 十ｖｉ
Ｑ ）を蓄えるコンデンサと、前記オペアンプの第１
の入力に前記第２の入力電圧Ｖ９が供給されたとき、前
記オペアンプの第２の入力に、前記第１のコンデンサに
保持されている“ＶＡ ＋Ｖｉ ｏ”の値を供給し前記
オペアンプの出力に“ＶＢ−ＶＡ“の値を得る手段とを
具備したものである。
［発明の実施例］
以下図面を参照して本発明の一実施例を説明する。第１
図は同実施例の回路図であるが、これは第５図のものと
対応させた場合の例であるから、対応個所には同一符号
を付して説明を省略し、特徴とする点の説明を行なう。
図は同実施例の回路図であるが、これは第５図のものと
対応させた場合の例であるから、対応個所には同一符号
を付して説明を省略し、特徴とする点の説明を行なう。
第１図において４は入力端子保持用コンデンサ、５〜９
はスイッチである。
はスイッチである。
第１図の回路で電圧ＶＡと電圧ＶＢの差電圧を測定する
場合、まずスイッチ５，６．７かオンしかつスイッチ８
，９．１０がオフしたとき、第２図の回路か得られる。
場合、まずスイッチ５，６．７かオンしかつスイッチ８
，９．１０がオフしたとき、第２図の回路か得られる。
このときオペアンプ３の出力電圧ＶＯｕｔは、オペアン
プの入力オフセット電圧をＶｉ０とすると、“ＶＡ ＋
ｖｉ Ｏ”となり、この電圧がコンデンサ４にチャージ
される。この状態から、今度はスイッチ５．Ｌ７がオフ
しかつスイッチ８，９．１０がオンしたとき、第１図の
回路はｔｉＳＳ図の回路になる。このときオペアンプ３
の出力電圧をＶ ｏｕｔとすると、オペアンプ３の反転
入力には、コンデンサ４に保持されている“ＶＡ＋ｖｉ
、“が供給されるから、 ＶＢ 十Ｖ、 ０−Ｖｏｕｔ ＋ （ＶＡ ＋ＶＬ ０
）となるようにオペアンプ３は動作するので、Ｖｏｕｔ
−ＶＢ −ＶＡ となり、オペアンプ３の入力オフセット電圧Ｖｉ０はキ
ャンセルされて、差電圧“Ｖａ−ＶＡ“か得られるもの
である。
プの入力オフセット電圧をＶｉ０とすると、“ＶＡ ＋
ｖｉ Ｏ”となり、この電圧がコンデンサ４にチャージ
される。この状態から、今度はスイッチ５．Ｌ７がオフ
しかつスイッチ８，９．１０がオンしたとき、第１図の
回路はｔｉＳＳ図の回路になる。このときオペアンプ３
の出力電圧をＶ ｏｕｔとすると、オペアンプ３の反転
入力には、コンデンサ４に保持されている“ＶＡ＋ｖｉ
、“が供給されるから、 ＶＢ 十Ｖ、 ０−Ｖｏｕｔ ＋ （ＶＡ ＋ＶＬ ０
）となるようにオペアンプ３は動作するので、Ｖｏｕｔ
−ＶＢ −ＶＡ となり、オペアンプ３の入力オフセット電圧Ｖｉ０はキ
ャンセルされて、差電圧“Ｖａ−ＶＡ“か得られるもの
である。
第１図の回路は、例えば第４図に示されるように、差電
圧測定Ａ／Ｄコンバータのサンプルホールド回路に使用
される。第４図において２１は入力Ｖｒ Ｎ １ （−
ＶＡ ）の入力端子、２２は入力ＶＩＮ２（−Ｖａ）の
入力端子、２３はコントロール回路、２４は第１図に対
応するサンプルホールド回路、２５はＡ／Ｄ変換回路、
２６はＤｏ−Ｄ７からなるデジタルデータ出力である。
圧測定Ａ／Ｄコンバータのサンプルホールド回路に使用
される。第４図において２１は入力Ｖｒ Ｎ １ （−
ＶＡ ）の入力端子、２２は入力ＶＩＮ２（−Ｖａ）の
入力端子、２３はコントロール回路、２４は第１図に対
応するサンプルホールド回路、２５はＡ／Ｄ変換回路、
２６はＤｏ−Ｄ７からなるデジタルデータ出力である。
コントロール回路２３は、サンプルホールド回路２４に
対してはスイッチ５．８．７とスイッチ８，９．１０の
切り換え、Ａ／Ｄ変換回路２５に対してはサンプルホー
ルド回路２４の出力が得られたらＡ／Ｄ変換命令する。
対してはスイッチ５．８．７とスイッチ８，９．１０の
切り換え、Ａ／Ｄ変換回路２５に対してはサンプルホー
ルド回路２４の出力が得られたらＡ／Ｄ変換命令する。
第４図の回路にあって、サンプルホールド回路２４でＶ
ｓ−ＶＡ”の値が得られたら、コントロール回路２３及
びＡ／Ｄ変換回路２５によりＡ／Ｄ変換され、サンプル
ホールド回路２４で次のサイクルの“ＶＢ−ＶＡ”が１
！？られたら、上記同様にしてそのＡ／Ｄ変換か実施さ
れるものである。
ｓ−ＶＡ”の値が得られたら、コントロール回路２３及
びＡ／Ｄ変換回路２５によりＡ／Ｄ変換され、サンプル
ホールド回路２４で次のサイクルの“ＶＢ−ＶＡ”が１
！？られたら、上記同様にしてそのＡ／Ｄ変換か実施さ
れるものである。
従来の差電圧測定回路では、オペアンプの入力オフセッ
ト電圧を解消するための回路が別途必要であったが、本
発明の差電圧測定回路では、回路特性として、オペアン
プの入力オフセット電圧がキャンセルされていて、特別
な入力オフセット電圧解消回路を別途必要としないので
、差電圧測定ナンブルホールド回路として極めて効果的
である。
ト電圧を解消するための回路が別途必要であったが、本
発明の差電圧測定回路では、回路特性として、オペアン
プの入力オフセット電圧がキャンセルされていて、特別
な入力オフセット電圧解消回路を別途必要としないので
、差電圧測定ナンブルホールド回路として極めて効果的
である。
第１図は本発明の一実施例の回路図、第２図。
第３図は同回路の動作説明図、第４図は同回路の応用例
を示す回路図、第５図は従来の差電圧測定回路図である
。 １．２・・・入力端子、３・・・オペアンプ、４・・・
入力電圧保持用コンデンサ、５〜１０・・・スイッチ、
工２・・・出力端子。 出願人代理人 弁理士 鈴江武彦 第１図 、２３ 第４図
を示す回路図、第５図は従来の差電圧測定回路図である
。 １．２・・・入力端子、３・・・オペアンプ、４・・・
入力電圧保持用コンデンサ、５〜１０・・・スイッチ、
工２・・・出力端子。 出願人代理人 弁理士 鈴江武彦 第１図 、２３ 第４図
Claims (1)
- オペアンプと、このオペアンプの第１の入力に第１の入
力電圧Ｖ＿Ａ、第２の入力電圧Ｖ＿Ｂを切り換え供給す
る手段と、前記オペアンプに前記第１の入力電圧Ｖ＿Ａ
が供給されたとき、この電圧Ｖ＿Ａと前記オペアンプの
入力オフセット電圧Ｖ＿ｉ＿０との加算値（Ｖ＿Ａ＋Ｖ
＿ｉ＿０）を蓄えるコンデンサと、前記オペアンプの第
１の入力に前記第２の入力電圧Ｖ＿Ｂが供給されたとき
、前記オペアンプの第２の入力に、前記第１のコンデン
サに保持されている“Ｖ＿Ａ＋Ｖ＿ｉ＿０”の値を供給
し前記オペアンプの出力に“Ｖ＿Ｂ−Ｖ＿Ａ”の値を得
る手段とを具備したことを特徴とする差電圧測定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27754185A JPS62135775A (ja) | 1985-12-10 | 1985-12-10 | 差電圧測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27754185A JPS62135775A (ja) | 1985-12-10 | 1985-12-10 | 差電圧測定回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62135775A true JPS62135775A (ja) | 1987-06-18 |
Family
ID=17584983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27754185A Pending JPS62135775A (ja) | 1985-12-10 | 1985-12-10 | 差電圧測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62135775A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408142A (en) * | 1992-11-25 | 1995-04-18 | Yozan Inc. | Hold circuit |
| US6111606A (en) * | 1995-07-12 | 2000-08-29 | Fuji Xerox Co., Ltd. | Signal processor for amplifying picture signals, and sampling and holding the amplified picture signals |
-
1985
- 1985-12-10 JP JP27754185A patent/JPS62135775A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408142A (en) * | 1992-11-25 | 1995-04-18 | Yozan Inc. | Hold circuit |
| US6111606A (en) * | 1995-07-12 | 2000-08-29 | Fuji Xerox Co., Ltd. | Signal processor for amplifying picture signals, and sampling and holding the amplified picture signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4066919A (en) | Sample and hold circuit | |
| US4604584A (en) | Switched capacitor precision difference amplifier | |
| US4694277A (en) | A/D converter | |
| JPH06232706A (ja) | 比較器 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| US4584489A (en) | Multichannel time-voltage converter | |
| JPH0537248Y2 (ja) | ||
| JPS62165281A (ja) | 積分回路 | |
| JPH0515328B2 (ja) | ||
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| JPS60142613A (ja) | 波形整形回路 | |
| JPS63133069A (ja) | 直流差電圧の測定装置 | |
| JPH0526813Y2 (ja) | ||
| JPH0637449Y2 (ja) | 基準電圧発生器 | |
| JPS6117300B2 (ja) | ||
| JPS6345918A (ja) | 基準電圧回路 | |
| JPH0348449B2 (ja) | ||
| JPS62229483A (ja) | 乗除演算装置 | |
| JPS61261928A (ja) | Ａ／ｄ変換回路 | |
| JPH0653789A (ja) | コンパレータ回路 | |
| JPH0785533B2 (ja) | 増幅回路 | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| JPS61218229A (ja) | Ｄ／ａ変換器 | |
| JPS5713814A (en) | Analog-to-digital converting circuit |