JPS62132A - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS62132A JPS62132A JP61112772A JP11277286A JPS62132A JP S62132 A JPS62132 A JP S62132A JP 61112772 A JP61112772 A JP 61112772A JP 11277286 A JP11277286 A JP 11277286A JP S62132 A JPS62132 A JP S62132A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- signal
- boosted
- voltage
- boosting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はMOa形集積回路に使用して好適な昇圧回路
に関するものである。
に関するものである。
従来のこの種の回路として第1図に示すものがあった。
図において、(1)け被昇圧信号−人の入力端子、(2
)け被昇圧信号−人の負荷容量、(3)け昇圧信号fy
sの入力端子、(4)は昇圧容量である。
)け被昇圧信号−人の負荷容量、(3)け昇圧信号fy
sの入力端子、(4)は昇圧容量である。
この回路において、昇圧信号−B(第2図B)によって
昇圧できる電圧は、第2図Aに示すように、負荷容量(
2)の大きさを01、昇圧容量(4)の大きさを02と
すると−cr’1’4−可vで表わされる。■が外的条
件で決ったとき、昇圧できる電圧は、昇圧容量(4)の
大きさによって決まる。すなわち、上式から、olが大
きいときには自動的に02も大きくとらねばならない。
昇圧できる電圧は、第2図Aに示すように、負荷容量(
2)の大きさを01、昇圧容量(4)の大きさを02と
すると−cr’1’4−可vで表わされる。■が外的条
件で決ったとき、昇圧できる電圧は、昇圧容量(4)の
大きさによって決まる。すなわち、上式から、olが大
きいときには自動的に02も大きくとらねばならない。
このため、比較的大きな負荷容量(2)を−Aによって
高速で駆動しようとするとき、昇圧容量(4)の駆動分
を見込んで一ムに駆動能力を持たす必要がある。このこ
とは、集積回路において、駆動回路の領域および消費電
力の増加をもならす。
高速で駆動しようとするとき、昇圧容量(4)の駆動分
を見込んで一ムに駆動能力を持たす必要がある。このこ
とは、集積回路において、駆動回路の領域および消費電
力の増加をもならす。
この発明は上記のような従来のもの\欠点を除失するた
めになされたもので、被昇圧信号の駆動時にけ被昇圧信
号と昇圧容量を電気的に分離して、昇圧時、つまり昇圧
付番が少なくとも低レベルから高レベルになるまでの間
に被昇圧信号と昇圧容量を接続して昇圧を行なうことに
より、被昇圧信号の容量負荷を軽減することを目的とす
る。
めになされたもので、被昇圧信号の駆動時にけ被昇圧信
号と昇圧容量を電気的に分離して、昇圧時、つまり昇圧
付番が少なくとも低レベルから高レベルになるまでの間
に被昇圧信号と昇圧容量を接続して昇圧を行なうことに
より、被昇圧信号の容量負荷を軽減することを目的とす
る。
以下、この゛発明の一実施例を図について説明する。第
3図におδて、(1)け被昇圧信号−人の入力端子、(
3)け昇圧信号−Bの入力端子、(2)け被昇圧信号−
Aの負荷容量、(4)は昇圧容量、(5)はノード0の
昇圧容量、(6)および(7)は−Aの駆動時に−Aと
昇圧容量(4)とを分離するためのMO8’ )ランジ
スタ、(8)は昇圧容量(4)を充電しておくためのM
O8)ランジスタである。
3図におδて、(1)け被昇圧信号−人の入力端子、(
3)け昇圧信号−Bの入力端子、(2)け被昇圧信号−
Aの負荷容量、(4)は昇圧容量、(5)はノード0の
昇圧容量、(6)および(7)は−Aの駆動時に−Aと
昇圧容量(4)とを分離するためのMO8’ )ランジ
スタ、(8)は昇圧容量(4)を充電しておくためのM
O8)ランジスタである。
この回路は、次のように動作する。各MOf9 )ラン
ジスタ(a) 、 (7) 、 (s)は、Hチャンネ
AIMO8)ランジスタで構成されているとする。Nチ
ャンネルM08)ランジスタは、ゲートにソースの電位
に対してしきい電′圧(VT)以上の正の電圧が印加さ
れたときに導通し、ゲート電圧がソースの電位にしきい
電圧(VT)の和以下のとき非導通である。第4図を参
照して、被昇圧信号−人(第4図A)が低レベルのとき
け、トランジスタ(6)のゲート[圧は低レベルである
。従って、トランジスタ(6)は非導通状態である。ま
た、ノードBけトランジスタ(8)によってV−VTに
充電されている。いま、dhが低レベルから高レベルに
なって負荷容量(2)を充電するときけ、トランジスタ
(6)のゲート電圧はトランジスタ(7)を介して被昇
圧信号−人により上昇されるが、トランジスタ(6)の
ソース、すなわちノードBの電圧けV−VTになってい
るので、トランジスタ(6)のゲート電圧はソース電圧
以上にならずトランジスタ(6)は非導通状態のままで
ある。従って、−ムの負荷SムQε′ し)−一ノ は負荷容量(2)のみとなる。従って、ノードAにおけ
る充電電位の立上りも急峻になる。φ人が完全に立ち上
りて、そのレベルがVになったあと昇圧信号φB(第4
図a)が立ち上ると、V VTになってンジスタ(6
)のゲート電圧がソース電圧としきい値電圧との和以上
になるため、トランジスタ(6)が導通状態になり一ム
と昇圧容量(4)が接続される。このとき、同時に−B
によつそ昇圧容量(4)を通して一ムが昇圧される。
ジスタ(a) 、 (7) 、 (s)は、Hチャンネ
AIMO8)ランジスタで構成されているとする。Nチ
ャンネルM08)ランジスタは、ゲートにソースの電位
に対してしきい電′圧(VT)以上の正の電圧が印加さ
れたときに導通し、ゲート電圧がソースの電位にしきい
電圧(VT)の和以下のとき非導通である。第4図を参
照して、被昇圧信号−人(第4図A)が低レベルのとき
け、トランジスタ(6)のゲート[圧は低レベルである
。従って、トランジスタ(6)は非導通状態である。ま
た、ノードBけトランジスタ(8)によってV−VTに
充電されている。いま、dhが低レベルから高レベルに
なって負荷容量(2)を充電するときけ、トランジスタ
(6)のゲート電圧はトランジスタ(7)を介して被昇
圧信号−人により上昇されるが、トランジスタ(6)の
ソース、すなわちノードBの電圧けV−VTになってい
るので、トランジスタ(6)のゲート電圧はソース電圧
以上にならずトランジスタ(6)は非導通状態のままで
ある。従って、−ムの負荷SムQε′ し)−一ノ は負荷容量(2)のみとなる。従って、ノードAにおけ
る充電電位の立上りも急峻になる。φ人が完全に立ち上
りて、そのレベルがVになったあと昇圧信号φB(第4
図a)が立ち上ると、V VTになってンジスタ(6
)のゲート電圧がソース電圧としきい値電圧との和以上
になるため、トランジスタ(6)が導通状態になり一ム
と昇圧容量(4)が接続される。このとき、同時に−B
によつそ昇圧容量(4)を通して一ムが昇圧される。
なお、上記実施例では、ノードBの電圧がV−VTに充
電されている例を示したが、第5図に示す回路によって
■まで充電してもよい。
電されている例を示したが、第5図に示す回路によって
■まで充電してもよい。
第5図において、(9)けMOi9 )ランジスタ(8
)のゲートをある期間充電しておくためのMO8)ラン
ジスタ、(10け昇圧容量(4)による昇圧が始まる直
前に、MO+3 )ランジスタ(8)のゲート電圧を大
地に放電するためのMQI9 )ランジスタ、■は昇圧
容量(4)による昇圧が始まるまでに、MOSトランジ
スタ(8)のゲート電圧をV+VT以上にして、ノード
Bの電圧を電源電−圧Vに昇圧するた(めの容量、■は
信号70入力端子、a3は信号−の入力端子である。
)のゲートをある期間充電しておくためのMO8)ラン
ジスタ、(10け昇圧容量(4)による昇圧が始まる直
前に、MO+3 )ランジスタ(8)のゲート電圧を大
地に放電するためのMQI9 )ランジスタ、■は昇圧
容量(4)による昇圧が始まるまでに、MOSトランジ
スタ(8)のゲート電圧をV+VT以上にして、ノード
Bの電圧を電源電−圧Vに昇圧するた(めの容量、■は
信号70入力端子、a3は信号−の入力端子である。
第5図の回路は次のように動作する。
−ム(第6図0)が低レベルのときは、MOSトランジ
スタ(6)のゲート電圧は低レベルである。従っテ、ト
ランジスタ(6)は非導通状態である。トランジスタ(
8)のゲート電圧は、?(第6図A)によってV V
Tレベルに充電されている。次に、−(第6図E)が低
レベルから高レベルに変化すると昇圧容量0によってト
ランジスタ(8)のゲート電圧カV+Vr以上になり、
ノードBの電圧がVになる。
スタ(6)のゲート電圧は低レベルである。従っテ、ト
ランジスタ(6)は非導通状態である。トランジスタ(
8)のゲート電圧は、?(第6図A)によってV V
Tレベルに充電されている。次に、−(第6図E)が低
レベルから高レベルに変化すると昇圧容量0によってト
ランジスタ(8)のゲート電圧カV+Vr以上になり、
ノードBの電圧がVになる。
次に一ムが低レベルから高レベルに変化して負荷容量(
2)を充電するときけ、トランジスタ(6)のゲート電
圧はトランジスタ(7)を介して被昇圧信号−人により
上昇されるが、トランジスタ(6)のソースすなわちノ
ード1の電圧けVになっているので、トランジスタ(6
)のゲート電圧はソース電圧以上にならず、トランジス
タ(6)は非導通状態のままである。従つ司処 て、1’Aの負荷は負荷容ft (2)のみとなる@一
方このとき、−AによってトランジスタαGを通してト
ランジスタ(8)のゲート電圧は大地へ放電されるので
、トランジスタ(8)は非導通状態になっている。次に
、−B(第6図D)が低レベルから高レベルに立ち上り
、トランジスタ(6)が導通状態になり、−Aと昇圧容
量(4)が電気的に接続される。このとき1、同時に1
1Bによって昇圧容量(4)を通して一人が昇圧される
。
2)を充電するときけ、トランジスタ(6)のゲート電
圧はトランジスタ(7)を介して被昇圧信号−人により
上昇されるが、トランジスタ(6)のソースすなわちノ
ード1の電圧けVになっているので、トランジスタ(6
)のゲート電圧はソース電圧以上にならず、トランジス
タ(6)は非導通状態のままである。従つ司処 て、1’Aの負荷は負荷容ft (2)のみとなる@一
方このとき、−AによってトランジスタαGを通してト
ランジスタ(8)のゲート電圧は大地へ放電されるので
、トランジスタ(8)は非導通状態になっている。次に
、−B(第6図D)が低レベルから高レベルに立ち上り
、トランジスタ(6)が導通状態になり、−Aと昇圧容
量(4)が電気的に接続される。このとき1、同時に1
1Bによって昇圧容量(4)を通して一人が昇圧される
。
第7図はこの発明の更に他の実施例を示す回路図である
。
。
第7図において、a4はトランジスタ(6)のゲート電
圧を非昇圧時には大地にしておくためのMOS)ランジ
スタである。なお、MO8’)ランジスタ(7)はその
ゲートが被昇圧信号入力端子(1)に接続されており、
上記実施例が被昇圧信号を充電源としているのに対し、
充電源を電源Vとしているものである0 第7図の回路は、次のように動作する。
圧を非昇圧時には大地にしておくためのMOS)ランジ
スタである。なお、MO8’)ランジスタ(7)はその
ゲートが被昇圧信号入力端子(1)に接続されており、
上記実施例が被昇圧信号を充電源としているのに対し、
充電源を電源Vとしているものである0 第7図の回路は、次のように動作する。
−ム(第8図B)が低レベルのときけ、MOSトランジ
スタ(6)のゲート電さけ高レベルの7(第8図A)に
よってトランジスタα4を通して大地へ放電されている
ので、トランジスタ(6)は非導通状態である。次に−
が低レベルになったあと、−人が低レベルから高しヘ、
ntに変化すると、トランジスタ(6)のゲートは、ト
ランジスタ(7)を通して−AによってV VTまで
充電される。一方、トランジスタ(6)のソースは、ト
ランジスタ(8)によってV−VTまで充電されている
ので、トランジスタ(6)は非導通状態亭 のままである。従って1.−Aの負荷は負荷容量(2)
のみとなる。−人が完全に立ち上って、そのレベルがV
になったあと−B(第8図O)が立ち上ると、Vジスタ
(6)がONシて、−Aと昇圧容量(4)が!気前に接
続される。このとき、同時に−Bによって昇圧容量(4
)を通して−Aが昇圧される。
スタ(6)のゲート電さけ高レベルの7(第8図A)に
よってトランジスタα4を通して大地へ放電されている
ので、トランジスタ(6)は非導通状態である。次に−
が低レベルになったあと、−人が低レベルから高しヘ、
ntに変化すると、トランジスタ(6)のゲートは、ト
ランジスタ(7)を通して−AによってV VTまで
充電される。一方、トランジスタ(6)のソースは、ト
ランジスタ(8)によってV−VTまで充電されている
ので、トランジスタ(6)は非導通状態亭 のままである。従って1.−Aの負荷は負荷容量(2)
のみとなる。−人が完全に立ち上って、そのレベルがV
になったあと−B(第8図O)が立ち上ると、Vジスタ
(6)がONシて、−Aと昇圧容量(4)が!気前に接
続される。このとき、同時に−Bによって昇圧容量(4
)を通して−Aが昇圧される。
第9図はこの発明の更に他の実施例を示す回路図である
。
。
第9図において(至)は−Bよりも、早い昇圧信号φA
Bの入力端子である。
Bの入力端子である。
第9図の回路は次のように動作する。
−A(第10図A)が低レベルのときは、トランジスタ
(6)のゲート電圧は低レベルである。従って、トラン
ジスタ(6)は非導通状態であり、トランジスタ(6)
のソースはトランジスタ(8)によってV −Vrに充
電されている。
(6)のゲート電圧は低レベルである。従って、トラン
ジスタ(6)は非導通状態であり、トランジスタ(6)
のソースはトランジスタ(8)によってV −Vrに充
電されている。
I/2t % 1’Aが負荷容量(2)を充電するとき
け、トランジスタ(6)のソース電圧けV−VTになっ
ているので、トランジスタ(6)は非導通状態のままで
ある。
け、トランジスタ(6)のソース電圧けV−VTになっ
ているので、トランジスタ(6)は非導通状態のままで
ある。
祷地
従って、−人の負荷は負荷容量(2)のみとなる。−人
が完全に立ち上って、そのレベルがVになった後、φA
E (第1O図B)が立ち上ると、V VTになって
導通状態となり、−人と昇圧容量(4)が電気的に接読
される。次に、−B(第10図0)が立ち上ると、φB
によって昇圧容量(4)を通して−Aが昇圧される。
が完全に立ち上って、そのレベルがVになった後、φA
E (第1O図B)が立ち上ると、V VTになって
導通状態となり、−人と昇圧容量(4)が電気的に接読
される。次に、−B(第10図0)が立ち上ると、φB
によって昇圧容量(4)を通して−Aが昇圧される。
上記各実施例においては、被昇圧信号−人か負荷容量(
2)を充電するとき、トランジスタ(6)が非導通J芦 状態になっているので、被昇圧信号1人の負荷は負荷容
量(2)のみとなるため、被昇圧信号φAの発圧回路の
小型化が図れ、かつ、ノードAにおける充電電位の立ち
上りを急峻にできるものである。しかも、被昇圧信号−
人は高レベルと低レベルの信号であシ、高レベルから低
レベルになるとき、トランジスタ(6)が非導通状態に
なり、ノードBにおける電位の低下、つまり、電荷の流
出を防ぐため、消費電力の低減化も図れるものである。
2)を充電するとき、トランジスタ(6)が非導通J芦 状態になっているので、被昇圧信号1人の負荷は負荷容
量(2)のみとなるため、被昇圧信号φAの発圧回路の
小型化が図れ、かつ、ノードAにおける充電電位の立ち
上りを急峻にできるものである。しかも、被昇圧信号−
人は高レベルと低レベルの信号であシ、高レベルから低
レベルになるとき、トランジスタ(6)が非導通状態に
なり、ノードBにおける電位の低下、つまり、電荷の流
出を防ぐため、消費電力の低減化も図れるものである。
この発明は以上に述べたように、負荷容量が被昇圧信号
によって充電される時は少なくとも非導通状態となり、
第1の昇圧容量が昇圧時、つまり、昇圧信号が少なくと
も低レベルから高レベルになるまでの間導通状態となる
第1のトランジスタを被昇圧信号入力端子と昇圧容量と
の間に設け、少なくとも被昇圧信号が昇圧される前に第
1の昇圧容量を充電する第2のトランジスタと第2の昇
圧容量を充電する第3のトランジスタとを設けたので、
被昇圧信号の負荷が軽減され、従って被昇圧信号の発生
回路の小形化、駆動電力の低減ができるという効果があ
る。
によって充電される時は少なくとも非導通状態となり、
第1の昇圧容量が昇圧時、つまり、昇圧信号が少なくと
も低レベルから高レベルになるまでの間導通状態となる
第1のトランジスタを被昇圧信号入力端子と昇圧容量と
の間に設け、少なくとも被昇圧信号が昇圧される前に第
1の昇圧容量を充電する第2のトランジスタと第2の昇
圧容量を充電する第3のトランジスタとを設けたので、
被昇圧信号の負荷が軽減され、従って被昇圧信号の発生
回路の小形化、駆動電力の低減ができるという効果があ
る。
第1図は従来の昇圧回路を示す回路図、第2図は、その
動作を説明するための信号波形図、第3図はこの発明の
一実施例を示す回路図、第4図はその動作を説明するた
めの信号波形図、第5図はこの発明の他の実施例を示す
回路図、第6図はその動作を説明するための信号波形図
、第7図はこの発明の更に他の実施例を示す回路図)第
8図はその動作を説明するための信号波形図、第9図は
この発明の更に他の実施例を示す回路図、第10図はそ
の動作を説明するための信号波形図である。 図において、(1)け被昇圧信号−人の入力端子、(2
)は負荷容量、(3)は昇圧信号−Bの入力端子、(4
)は昇圧容量、(5)およびαBは容量、(6) 、
(7) 、 (s) 、 (9) 、αOおよびα4H
MO8)ランジスタ、(2)は信号70入力端子、(至
)は信号−の入力端子、(至)は信号φAEの入力端子
である。 なお、図中同一符号は同一または相当部分を示すO
動作を説明するための信号波形図、第3図はこの発明の
一実施例を示す回路図、第4図はその動作を説明するた
めの信号波形図、第5図はこの発明の他の実施例を示す
回路図、第6図はその動作を説明するための信号波形図
、第7図はこの発明の更に他の実施例を示す回路図)第
8図はその動作を説明するための信号波形図、第9図は
この発明の更に他の実施例を示す回路図、第10図はそ
の動作を説明するための信号波形図である。 図において、(1)け被昇圧信号−人の入力端子、(2
)は負荷容量、(3)は昇圧信号−Bの入力端子、(4
)は昇圧容量、(5)およびαBは容量、(6) 、
(7) 、 (s) 、 (9) 、αOおよびα4H
MO8)ランジスタ、(2)は信号70入力端子、(至
)は信号−の入力端子、(至)は信号φAEの入力端子
である。 なお、図中同一符号は同一または相当部分を示すO
Claims (1)
- 被昇圧信号が印加されるとともに、この被昇圧信号によ
つて駆動される負荷容量が接続される被昇圧信号入力端
子、この被昇圧信号入力端子と接続点との間に接続され
る第1のトランジスタ、一方の電極に昇圧信号が印加さ
れるとともに他方の電極が上記接続点に接続される第1
の昇圧容量、上記接続点と電源電位点との間に接続され
、少なくとも上記被昇圧信号が昇圧される前に上記第1
の昇圧容量を充電するための第2のトランジスタ、一方
の電極に昇圧信号が印加されるとともに他方の電極が上
記第1のトランジスタの制御電極に接続される第2の昇
圧容量、充電源と上記第1のトランジスタの制御電極と
の間に接続され、上記第2の昇圧容量を上記被昇圧信号
に応じて充電するための第3のトランジスタを備えた昇
圧回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61112772A JPS62132A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61112772A JPS62132A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4459479A Division JPS55136723A (en) | 1979-04-11 | 1979-04-11 | Booster circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62132A true JPS62132A (ja) | 1987-01-06 |
JPH0343808B2 JPH0343808B2 (ja) | 1991-07-03 |
Family
ID=14595120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61112772A Granted JPS62132A (ja) | 1986-05-19 | 1986-05-19 | 昇圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62132A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112551A (ja) * | 1985-11-08 | 1986-05-30 | Mitsumi Electric Co Ltd | 軸方向空隙型電動機用回転電機子の製造方法 |
-
1986
- 1986-05-19 JP JP61112772A patent/JPS62132A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61112551A (ja) * | 1985-11-08 | 1986-05-30 | Mitsumi Electric Co Ltd | 軸方向空隙型電動機用回転電機子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0343808B2 (ja) | 1991-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4398100A (en) | Booster circuit | |
US5151620A (en) | CMOS input buffer with low power consumption | |
US3646369A (en) | Multiphase field effect transistor dc driver | |
US4731552A (en) | Boost signal generator with bootstrap means | |
KR100342596B1 (ko) | 승압회로 | |
JPS6144414B2 (ja) | ||
JPH041992A (ja) | 半導体記憶装置 | |
JP3314226B2 (ja) | 半導体集積回路装置 | |
JP3006320B2 (ja) | 高効率ドライバ−を有する電圧変換回路 | |
JPS62132A (ja) | 昇圧回路 | |
JPH0430207B2 (ja) | ||
JPH0458206B2 (ja) | ||
JP3292895B2 (ja) | チャージポンプ回路 | |
JPS625726A (ja) | 昇圧回路 | |
EP4131780A1 (en) | Multi-purpose output circuitry | |
JP2792018B2 (ja) | 差動増幅回路用レベル昇圧回路 | |
JPH0868811A (ja) | 電圧比較回路装置 | |
EP0391603A2 (en) | Information card | |
JP3596064B2 (ja) | 高電圧スイッチング回路 | |
JP2734009B2 (ja) | 電圧変換回路 | |
JPH0556042B2 (ja) | ||
JPS59112639A (ja) | 半導体集積回路 | |
JPS6149221A (ja) | 電源装置 | |
JPS60107121A (ja) | 半導体集積回路装置 | |
JPH0654520A (ja) | 昇圧回路 |