JPS62131540A - 集積回路の配線設計法 - Google Patents
集積回路の配線設計法Info
- Publication number
- JPS62131540A JPS62131540A JP27285685A JP27285685A JPS62131540A JP S62131540 A JPS62131540 A JP S62131540A JP 27285685 A JP27285685 A JP 27285685A JP 27285685 A JP27285685 A JP 27285685A JP S62131540 A JPS62131540 A JP S62131540A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- macro
- terminals
- macro elements
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にマクロ分割さ扛た集積回
路の配線設計法に関する０ 〔従来の技術〕 従来、集積回路の設計においては、集積回路が大規模で
ある場曾、所望の論理回路を複数のマクロに分割し、対
応するように基板領域を分割し、各マクロを構成する機
能セルを対応する基板の部分領域に配直し、同一マクロ
内の機能セルの端子間の配線を行っ７’Ｃ後、異るマク
ロにポする機能セルの端子間の配！！全行いチップ全体
の配線を実現する。
路の配線設計法に関する０ 〔従来の技術〕 従来、集積回路の設計においては、集積回路が大規模で
ある場曾、所望の論理回路を複数のマクロに分割し、対
応するように基板領域を分割し、各マクロを構成する機
能セルを対応する基板の部分領域に配直し、同一マクロ
内の機能セルの端子間の配線を行っ７’Ｃ後、異るマク
ロにポする機能セルの端子間の配！！全行いチップ全体
の配線を実現する。
上述した従来の配線設計法は、マク口内配線の後にマク
ロ間の配線全行うため、配線の混雑によＶ電子計算機に
よって配研の行えない端子の対が生じた４曾に、端子の
対が異なるマクロ間に護るため、互いにチップ内の非常
に離ｎた位置に存在する可能性が高く１人手によってそ
の間全配線することが困難になる。
ロ間の配線全行うため、配線の混雑によＶ電子計算機に
よって配研の行えない端子の対が生じた４曾に、端子の
対が異なるマクロ間に護るため、互いにチップ内の非常
に離ｎた位置に存在する可能性が高く１人手によってそ
の間全配線することが困難になる。
さらに、マクロ間の配線全行う場曾に、マクロ内に直か
ｎている配＃全配線不可能な領域として電子計算機の記
憶頭載に記憶させておかなけｎばならないので、膨大な
記憶容置が心安となるという欠点がある。
ｎている配＃全配線不可能な領域として電子計算機の記
憶頭載に記憶させておかなけｎばならないので、膨大な
記憶容置が心安となるという欠点がある。
本発明の目的に上記の欠点を解決する配線設計法全提供
することにある。
することにある。
本発明は％複数の機能セルの抱子間の配線を電子計算処
理によって決定し所望の論理機能を有する集積回路を実
現する集積回路の配線設計において、所望の磯埋回路を
複数のマクロに分割し、異るマクロに属する機能セルの
端子間の配線ヲ行っ之後、同一マクロに鳳する機能セル
の端子間の配線を行うことを特徴とする。
理によって決定し所望の論理機能を有する集積回路を実
現する集積回路の配線設計において、所望の磯埋回路を
複数のマクロに分割し、異るマクロに属する機能セルの
端子間の配線ヲ行っ之後、同一マクロに鳳する機能セル
の端子間の配線を行うことを特徴とする。
次に１本発明について図面を参照して説明する。
第１図に本発明の一実施例全説明するレイアウト図であ
る。
る。
半導体基板１上に、マクロ２〜６が配置さｎ１各マクロ
内には機能セルが配置さｎる。すべての磯ｎＦセルを配
置した後に、端子１４と端子１５のように異なるマクロ
２，３に属する機能セルの端子間を結ぶ結線懺求すべて
に対して、配＋Ｗ１８のようにマクロ間に筐たがる配線
パターン全決定する。このような異なるマクロ間にま友
がる結線要求に対してすべて配線パターンが決定さｔ′
した後、各マクロ内において端子１６．端子１７のよう
な同一マクロ内に属する機能セルの端子間の結線要求に
対し配線１９のようにマクロ内の配線パターンを決定す
る。
内には機能セルが配置さｎる。すべての磯ｎＦセルを配
置した後に、端子１４と端子１５のように異なるマクロ
２，３に属する機能セルの端子間を結ぶ結線懺求すべて
に対して、配＋Ｗ１８のようにマクロ間に筐たがる配線
パターン全決定する。このような異なるマクロ間にま友
がる結線要求に対してすべて配線パターンが決定さｔ′
した後、各マクロ内において端子１６．端子１７のよう
な同一マクロ内に属する機能セルの端子間の結線要求に
対し配線１９のようにマクロ内の配線パターンを決定す
る。
以上説明したように本発明は、論理回路全複数のマクロ
に分割し、対応するように基板領域の分割を行い、各マ
クロを構成する機能セル金対応する基板の部分領域に配
置した後、異るマクロに端する機能セルの端子間の配線
全すべて行った鏝、同一マクロに属する機能セルの端子
間の配線全行うことにエフ、電子計算機処理に工って配
線できない結線要求が各マクロ内に限定さｎる可能性が
高くなり、入手による配線修正、追加が着しく容易にな
るとともに、マクロ間配線時に既に実現さｎている配線
が少い几め配線不可能領域を記憶するための記憶領域が
少くてすむという効果を有する〇
に分割し、対応するように基板領域の分割を行い、各マ
クロを構成する機能セル金対応する基板の部分領域に配
置した後、異るマクロに端する機能セルの端子間の配線
全すべて行った鏝、同一マクロに属する機能セルの端子
間の配線全行うことにエフ、電子計算機処理に工って配
線できない結線要求が各マクロ内に限定さｎる可能性が
高くなり、入手による配線修正、追加が着しく容易にな
るとともに、マクロ間配線時に既に実現さｎている配線
が少い几め配線不可能領域を記憶するための記憶領域が
少くてすむという効果を有する〇
第１図は本発明の一実施し１ｊを説明するための集積回
路の分割設計の模式的平面図である。 １・・・・・・半導体基数、２〜６・・団・マクロ、１
０〜１３・・・・・・機能セル、１４〜１７・・・・・
・信号入出力位置（端子）、１８，１９・・・・・・配
線。 代理人 弁理士 内 原 晋・パ−″゛く′
路の分割設計の模式的平面図である。 １・・・・・・半導体基数、２〜６・・団・マクロ、１
０〜１３・・・・・・機能セル、１４〜１７・・・・・
・信号入出力位置（端子）、１８，１９・・・・・・配
線。 代理人 弁理士 内 原 晋・パ−″゛く′
Claims (1)
- 複数の機能セルの端子間の配線を電子計算機処理によっ
て決定し所望の論理機能を有する集積回路を実現する集
積回路の配線設計法において、所望の論理回路を複数の
マクロに分割し、異なるマクロに属する機能セルの端子
間の配線を行った後、同一マクロ内の機能セルの端子間
の配線を行うことを特徴とする集積回路の配線設計法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27285685A JPS62131540A (ja) | 1985-12-03 | 1985-12-03 | 集積回路の配線設計法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27285685A JPS62131540A (ja) | 1985-12-03 | 1985-12-03 | 集積回路の配線設計法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62131540A true JPS62131540A (ja) | 1987-06-13 |
Family
ID=17519724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27285685A Pending JPS62131540A (ja) | 1985-12-03 | 1985-12-03 | 集積回路の配線設計法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62131540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377372A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体設計装置及び方法 |
-
1985
- 1985-12-03 JP JP27285685A patent/JPS62131540A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0377372A (ja) * | 1989-08-19 | 1991-04-02 | Fujitsu Ltd | 半導体設計装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075381A (en) | Programmable logic block in an integrated circuit | |
| JPH04211154A (ja) | 半導体集積回路のレイアウト方法 | |
| US7222325B2 (en) | Method for modifying an integrated circuit | |
| JPS5919367A (ja) | メモリ付ゲ−トアレイ | |
| JP2001313339A (ja) | フリップチップ型半導体装置の設計方法 | |
| JPS6262471B2 (ja) | ||
| JP3270427B2 (ja) | 半導体装置の設計方法 | |
| JPS62131540A (ja) | 集積回路の配線設計法 | |
| EP0633529A1 (en) | Emulation system for microcomputer | |
| JPH06232259A (ja) | Ｆｐｇａ回路設計装置及び方法 | |
| JPS6231501B2 (ja) | ||
| JPH0221634A (ja) | 半導体集積回路のマスクレイアウト方法 | |
| JPS60177650A (ja) | 半導体装置およびその製造方法 | |
| JPS62273751A (ja) | 集積回路 | |
| JPS59175747A (ja) | 半導体集積回路 | |
| JPH01220843A (ja) | マスタースライス集積回路 | |
| JP2788763B2 (ja) | 半導体設計装置及び方法 | |
| KR900008796B1 (ko) | 반주문형 시스템 lsi | |
| JPS61198751A (ja) | 半導体集積回路 | |
| JPH02138758A (ja) | 半導体装置 | |
| JPS6233441A (ja) | 半導体集積回路 | |
| JP2886913B2 (ja) | 半導体装置の配線方法 | |
| JPS62179744A (ja) | 半導体集積回路 | |
| JPH04277652A (ja) | 半導体集積回路 | |
| JPH01231346A (ja) | 集積回路の設計方法 |