JPS6213043A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS6213043A
JPS6213043A JP60151636A JP15163685A JPS6213043A JP S6213043 A JPS6213043 A JP S6213043A JP 60151636 A JP60151636 A JP 60151636A JP 15163685 A JP15163685 A JP 15163685A JP S6213043 A JPS6213043 A JP S6213043A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
protective film
surface protective
mosaic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60151636A
Other languages
English (en)
Inventor
Masanori Ekuni
江国　正典
Masao Furuta
古田　征男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60151636A priority Critical patent/JPS6213043A/ja
Publication of JPS6213043A publication Critical patent/JPS6213043A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は配線パターンの上層に表面保護膜を有する半導
体集積回路に関するものである。
従来の技術 半導体集積回路の診断方式として電子プローブを用いる
方法が近年不可欠となりつつある。第２図は配線パター
ンの」二層に表面保護膜を有する一般的な半導体集積回
路の断面図である。１は半導体基板、２は下層絶縁膜、
３は配線パターン、４は表面保護膜である。この構造に
おいて配線パターン３の電位情報を測定する方法として
、配線パ２　・・−。
ターン３上の表面保護膜に電子ビーム（以下ＥＢと記す
）を照射し、発生した２次電子（以下ＳＲと記す）量を
検出することにより行ってきた。しかし、この方法では
表面保護膜４がＥＢ熱照射よりチャージアップし、ＳＥ
量が徐々に域少するため、ＳＥの測定波形が経時変化す
るという問題がある。この問題を解決するだめの一方策
を示したものが第３図である。つまり、配線パターン３
上の表面保護膜４上に導電性物質から成る測定電極パタ
ーン５を形成することにより、配線パターン３上の表面
保護膜４が一種のコンデンサの役割りをはだし、配線パ
ターン３の電位情報が、容量カップリングにより、測定
電極パターン５に現われることを利用するものである。
測定の方法は、測定電極パターン５にＥＢを照射するこ
とにより、配線パターン３の電位情報を表面保護膜を介
して測定電極パターン５から検知する。
発明が解決しようとする問題点 この場合、測定電極パターンは配線パターンに合わせて
製作しているため配線パターンのレイアウド変更のたび
に測定電極パターンのレイアウト変更を行わなければな
らず、非常に不経済であった。
本発明は、表面保護膜を有する半導体集積回路において
、電子プローブにより表面保護膜下の配線の電位情報を
測定するために、測定電極パターンを変更せずに、いず
れの半導体集積回路にも連木発明は、外部電極取り出し
部を除いた半導体集積回路素子の表面保護膜最上面に、
導電性物質のパターンをモザイク状または網目状に無数
に分散配列した半導体集積回路である。
作用 本発明は表面保護膜下の配線の電位情報をＥＢ熱照射よ
るチャージアップなしに測定するだめの測定電極パター
ンのレイアウトを、モザイク状または網目状に配列した
ことにより、半導体装置の配線パターンのレイアウト変
更に依存しない一定の測定電極パターンでもって、半導
体集積回路の配線電位情報が得られる。
実施例 第１図は、本発明に係る測定電極パターンを表面絶縁膜
４上に測定電極パターン６を適度な相互間隔で網目状に
配列した半導体集積回路の外観図である。測定電極パタ
ーン６はアルミニウム、ポリシリコン等導電性物質であ
ればよい。
上記測定電極パターン６はボンディングパソド部７，８
，９．１０等外部電極ワイヤ１１．１２゜ｊ３．１４へ
の取り出し部を除いた表面保護膜上にモザイク状または
網目状に配列されており、それぞれの間隔は半導体集積
回路素子形成時の最小寸法以上である。測定電極パター
ン６０個々の平面形状は、円形、方形いずれでもよい。
以上のようにモザイク状または網目状に測定電極パター
ン６を形成しておくことにより、表面絶縁膜４直下の配
線パターンのレイアウト変更が行われた場合でも、上記
モザイク状または網目状に配列された測定電極パターン
６のいずれかにより、その直下の配線パターンの電位情
報を測定すると５ｔ・ とが可能に々る。
発明の詳細 な説明してきたように、本発明によれば配線パターン等
のレイアウト変更による測定電極パターンのレイアウト
変更を必要とせず、表面保護膜下の配線の電位情報をＥ
Ｂプローブにより、測定電極パターンを介して測定する
ことが可能と々す、非常に経済性に秀れている。
【図面の簡単な説明】
第１図は本発明の実施例半導体集積回路の外観図、第２
図は配線の上層に表面保護膜を有する従来例半導体集積
回路の概略断面図、第３図は測定電極パターンを表面保
護膜上に形成した従来例半導体集積回路の概略断面図で
ある。 １・・・・・シリコン基板、２・・・・・・下層絶縁膜
、３・・・配線パターン、４・・・・・表面保護膜、５
，６・・・・・・測定電極パターン、７，８，９．１０
・・・・・・ポンディングパッド部、１１．１２，１３
．１４・・・・・・外部電極ワイヤ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図

Claims (1)

    【特許請求の範囲】
  1. 外部電極取り出し部を除いた半導体集積回路素子の表面
    保護膜最上面に導電性物質のパターンをモザイク状また
    は網目状に無数に分散配列したことを特徴とした半導体
    集積回路。
JP60151636A 1985-07-10 1985-07-10 半導体集積回路 Pending JPS6213043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60151636A JPS6213043A (ja) 1985-07-10 1985-07-10 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60151636A JPS6213043A (ja) 1985-07-10 1985-07-10 半導体集積回路

Publications (1)

Publication Number Publication Date
JPS6213043A true JPS6213043A (ja) 1987-01-21

Family

ID=15522875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60151636A Pending JPS6213043A (ja) 1985-07-10 1985-07-10 半導体集積回路

Country Status (1)

Country Link
JP (1) JPS6213043A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
US5618431A (en) * 1994-11-16 1997-04-08 Best Industries, Inc. Method of cleaning floating filter medium for biological filtering apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
US5618431A (en) * 1994-11-16 1997-04-08 Best Industries, Inc. Method of cleaning floating filter medium for biological filtering apparatus

Similar Documents

Publication Publication Date Title
TW293164B (en) A ball grid array structure and method for packaging an integrated circuit chip
JP3516608B2 (ja) 半導体装置
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPS6213043A (ja) 半導体集積回路
TW200929497A (en) Chip packaging
JPH0748511B2 (ja) 半導体集積回路装置の検査方法
JPS6041726Y2 (ja) 半導体集積回路装置
JPS5834935B2 (ja) 半導体ウエハ−試験用探針器
JPS612339A (ja) プロ−ブカ−ド
JPH0725725Y2 (ja) 高密度マイクロパッド
JP3408165B2 (ja) 半導体集積回路装置
JPS5849637Y2 (ja) 厚膜配線板
JPS606743Y2 (ja) 多素子型赤外線検知器
JPH0974122A (ja) 半導体装置における容量測定パターン及び容量測定方法
JP3439134B2 (ja) 半導体集積回路装置
JPH06232478A (ja) 半導体装置
JP3408164B2 (ja) 半導体集積回路装置
JP3279309B2 (ja) 半導体装置及びその製造方法
JPS59188149A (ja) 半導体装置
JPH0226043A (ja) 半導体素子の製造方法
JP2004221430A (ja) 半導体装置およびそのマスクパターン
JPH04228B2 (ja)
JP3074803B2 (ja) 半導体集積回路の製造方法
JPS60177641A (ja) プロ−ブカ−ド
JP2937336B2 (ja) 半導体記憶装置の製造方法