JPS62124754A - 絶縁層分離基板の製法 - Google Patents

絶縁層分離基板の製法

Info

Publication number
JPS62124754A
JPS62124754A JP26444885A JP26444885A JPS62124754A JP S62124754 A JPS62124754 A JP S62124754A JP 26444885 A JP26444885 A JP 26444885A JP 26444885 A JP26444885 A JP 26444885A JP S62124754 A JPS62124754 A JP S62124754A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline
layers
oxide film
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26444885A
Other languages
English (en)
Inventor
Shigeo Akiyama
茂夫 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP26444885A priority Critical patent/JPS62124754A/ja
Publication of JPS62124754A publication Critical patent/JPS62124754A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、絶縁層分離(Dielectric l5
olation:DI)基板の製法に関する。
〔背景技術〕
“半導体集積回路用基板として、近時、絶縁層分離基板
が用いられるようになってきた。このような絶縁層分離
基板の最も一般的な構造は、第4図に示すように、絶縁
膜4で囲まれた複数の単結晶島状領域(以下、「分離島
」と記す)la・・・を多結晶層等からなる支持体層1
0上に支持してなるものである。前記分離島1a・・・
は、素子形成領域として使用されるもので、1枚の基板
上に、必要な素子の数だけの分離島が形成されるように
なっている。そして、各分離島1a・・・の間は、絶縁
層によって電気的に完全に分離されるようになっている
ため、従来のP−N接合による各素子の分離に比べて、
はるかに高い高耐圧、低寄生容量、高ソフトエラー耐性
等を実現する。また、寄生素子やラッチアンプが発生す
る恐れもなくなる。
以上のような絶縁要分M基板は、一般に次のような工程
で形成される。
まず、単結晶シリコン等からなるウェハを用意し、その
表面の所望の位置に、つくられるべき素子を囲むように
溝を形成する。
つぎに、このウェハの前記溝が形成された側の表面全体
をシリコン酸化膜等の絶縁膜で覆い、さらに、その上に
、ポリシリコン等を堆積して支持体層を形成する。
そして、前記ウェハを裏面から研磨、除去していき、前
記溝をこの裏面に露出させてウェハを前記分離島に分割
し、絶縁層分離基板を得る。
以上のような絶縁層分離基板において、最も問題となる
のは、ウェハと支持体層との材質のちがい、特に、それ
ぞれの材質における熱膨張係数の差に起因する以下の2
点である。
■ 前記製造工程中、支持体層形成時に、この支持体層
側を凹とし、ウェハ側を凸とするソリが発生する。
このソリは、前述したように、ウェハと支持体層との熱
膨張係数の差に起因するものであって、高温で形成され
た前記支持体層が、室温近(まで冷却されたときに、ウ
ェハよりも大きく収縮するために発生するものである。
そして、このソリが発生すると、次工程であるウェハの
研磨時に、その全面を均一に研磨することができず、各
分離島を均一に形成することができない。
また、このような絶縁層分離基板は、その厚みが約30
0m程度と非常に薄いものであるため、以上のような各
工程時におけるハンドリングが難しい。
■ 絶縁層分離基板形成後、エピタキシャル結晶成長、
熱拡散、アルミ配線形成およびパッシベーション膜形成
等の工程によって分離島上に素子形成を行うと、それに
伴う加熱(熱履歴)等によって先の■のソリがさらに拡
大されたり、あるいは、先の■とは逆方向のソリが発生
する。
このようなソリがあると、フォトリソグラフィ一工程で
のマスクアラインメントが困難になるばかりでなく、各
種の半導体製造装置における自動搬送系等でのトラブル
の原因となる恐れがある。
〔発明の目的〕
この発明は、以上の問題に鑑みてなされたものであって
、ハンドリングしやすく、しかも、ソリが発生する恐れ
の少ない絶縁層分離基板の製法を提供することを目的と
している。
〔発明の開示〕
以上の目的を達成するため、この発明は、半導体単結晶
ウェハの表面に分離のための溝を形成して、その表面全
体を絶縁膜で覆ったあと、その上に支持体層を形成する
とともに、前記単結晶側を前記溝の底部が露出するまで
研磨して、前記支持体層上に前記絶縁膜で電気的に絶縁
分離された半導体単結晶島状領域を形成する絶縁要分M
基板の製法であって、前記支持体層を作るにあたり、前
記絶縁膜上に、多結晶層および酸化膜を、この順に、交
互に形成して、少なくとも前記多結晶層を3層積層し、
そのあと、これを逆に上方から研磨、除去して少なくと
も2層の多結晶層を残し、これを前記支持体層とするこ
とを特徴とする絶縁層分離基板の製法を要旨としている
以下に、この発明を、その一実施例をあられす図を参照
しながら、くわしく説明する。なお、この実施例では、
分離島として単結晶シリコンを、多結晶層としてポリシ
リコンを、絶縁膜および酸化膜としてSiO2を、それ
ぞれ、使用しているが、それ以外の化合物半導体材料を
用いることも、もちろん可能である。
まず、この発明にかかる絶縁層分離基板の製法の一実施
例について、その途中の各工程をあられした第1図(a
)〜(f)ならびに第2図fat〜(C)にもとづいて
説明する。
分離島となるべき単結晶シリコンのウエノ\1を用意す
る〔第1図(a)〕。
つぎに、このウェハ1表面の所望の位置に、つくられる
べき素子を囲むように溝2・・・を形成する。このよう
なa2・・・の形成方法は、特に限定されないが、たと
えば、<100>面の単結晶シリコンのウェハ1にKO
H等を主成分とするアルカリエツチング液を用いて溝2
をエツチングする方法があげられる。この方法は、この
アルカリエツチング液の<111>面単結晶シリコンに
対するエツチング速度が、<100>面単結晶シリコン
に対するエツチング速度にくらべて極めて遅いこと(異
方性)を利用したもので、<100〉面単結晶シリコン
のウェハlの一部を、このアルカリエツチング液でエツ
チングしていくと、この<100>面と54°の角をな
す<111>面からなるV形の溝2が自動的に形成され
るのである。なお、このとき、エツチングのマスクとじ
て、次工程で形成される絶縁膜と同し材料(SiO2)
を使用しておけば、それを絶縁膜の一部として利用する
ことができるため、次工程へ送る前に、このマスク3を
除去する必要がなくなり、より好ましい。以上の操作に
よって、たとえば、深さ70Ilrn程度の溝を形成す
ることができる〔第1図(b)〕。
溝2が形成された側のウェハ1の表面に、その全面にわ
たって絶縁膜であるシリコン酸化膜4を形成する。この
シリコン酸化膜4の形成方法も特に限定されないが、た
とえば、前記ウェハ1の表面をパイロジェニック酸化法
等によって熱酸化して、このようなシリコン酸化膜を形
成することが好ましい。なぜなら、このようなパイロジ
エニ・7り酸化法は、操作や工程、製造装置等が簡単で
、しかも、形成されるシリコン酸化膜4の物性がすぐれ
ているからである〔第1図(C)〕。
シリコン酸化膜4上に、エピタキシャル成長等の方法に
よって、多結晶層であるポリシリコン層5を形成する。
ポリシリコン層5の成長条件は、これに限定されるもの
ではないが、たとえば、通常、エピタキシャル成長に使
用される反応炉を用いた場合には、1.3〜1.4μm
/min程度の成長速度で成長させてやればよい。成長
に使用できるガスt+、通常のエピタキシャル成長に用
いられるものを、そのまま使用することができる〔第1
図(d)〕。
ポリシリコン層5表面に酸化膜であるシリコン酸化膜6
を形成する。シリコン酸化膜6の形成方法としては、た
とえば、前記シリコン酸化膜4と同様な理由によってパ
イロジェニック酸化法等を使用することが好ましい〔第
1図(e)〕。
シリコン酸化膜6上に、以上の操作を交互にくり返して
、ポリシリコン層7〔第1図(f))、シリコン酸化膜
8〔第2図(al)、およびポリシリコン層9 〔第2
図(b)〕  ・・・を交互に形成していき、絶縁膜で
ある前記シリコン酸化膜4上に、シリコン酸化膜をその
間にはさんだポリシリコン層を、少なくとも3層積層し
、積層体A′を得る。
ウェハ1を反対側から研磨、除去していき、溝2によっ
てウェハ1が複数の分離島1a・・・に分離されるまで
研磨する〔第2図(C)〕。
このあと、前記積層体A′を、逆に上方の層から研磨、
除去していき、少なくとも2層のポリシリコン層を残し
て、これを支持体層Aとする。なお、このとき、この支
持体層Aが、その厚み方向でほぼ上下対称となるように
することが好ましい。すなわち、図のように、ポリシリ
コン層が2層である場合には、2つのポリシリコン層5
.7が、はぼ等しい厚みを有していることが好ましいの
である。このことによって、シリコン酸化膜6を支持体
層A中、その厚み方向はぼ中央部に位置させることがで
きるため、支持体層A形成後の、素子形成プロセス等に
おけるソリ、つまり、前述した■のソリをも防ぐことが
できるのである。2つのポリシリコン層5.7の厚みの
比も特に限定されるものではないが、10ニア〜7:1
0の範囲内であることが好ましい〔第3図〕。。
以上のように、この発明によって形成された絶縁層分離
基板は、第3図にみるように、絶縁膜であるシリコン酸
化膜4で囲まれた複数の分離島1a・・・が、シリコン
酸化膜(酸化膜)をはさんタホリシリコン層(多結晶N
)5およびポリシリコン層(多結晶層)7の少なくとも
2層からなる支持体層A上に設けられてなるものである
。このように、支持体層Aをシリコン酸化膜をはさんだ
少なくとも2層のポリシリコン層で形成するのは、熱膨
張係数が単結晶シリコンのウェハ1よりも大きいポリシ
リコン層と、ウェハlよりもそれが小さいシリコン酸化
膜との組み合わせによって、支持体層A全体の熱膨張係
数を調整するためである。そして、このことによって、
支持体層Aとウェハ1あるいはそれから作られる分離島
1a・・・の両者の熱膨張係数をバランスさせることが
できる。理由はよくわからないが、酸化膜6をパイロジ
ェニック酸化法によって形成すると、この効果がより高
くなる。また、この実施例のように、支持体層Aを、そ
の厚み方向でほぼ上下対称となるようにしておけば、支
持体層A内で、その熱膨張係数がかたよることがなく籠
る。このため、支持体層Aの形成時や、素子の形成等の
、加熱を含 。
む各工程においても、前述したような両者の熱膨張係数
の違いによってソリが発生する恐れは、いちじるしく減
少する。また、この発明では、最も大きいソリが発生す
る恐れのある絶縁膜4上への多結晶層の形成直後の冷却
時には、この多結晶層はその間に酸化膜をはさんで少な
くとも3層が積層された積層体A′となっているため、
この段階でのソリの発生を、いちじるしく減少させるこ
とができる。しかも、この積層体A′は、その厚みが大
きいため、研磨工程時におけるハンドリングも容易とな
る。以上のような各層を形成する場合には、まず、反応
炉中でエピタキシャル成長を行って第1のポリシリコン
層5を形成し、つぎに、熱酸化炉中に移しかえてパイロ
ジェニック酸化法等によってシリコン酸化膜6を形成し
、再びもとの反応炉にもどして第2のポリシリコン層7
を形成する、といったような簡単な操作で少なくとも3
層の積層体A′を形成することができる。そして、各層
の形成には、以上のように、通常、その工程に用いられ
る装置を用いることができるため、特別な装置を必要と
することもない。
なお、これまでは、この発明の絶縁層分離基板について
、図にあられした実施例にもとづいてのみ説明してきた
が、この発明の構成は図の実施例に限られるものではな
い。たとえば、以上の実施例では、)簿2をアルカリエ
ツチング液を用いた、いわゆる、異方性エツチングによ
って形成していたが、これは物理的研磨やその他の方法
によって形成することもできる。また、逆にウェハlを
除去する方法は物理研磨には限らず、エツチング等の化
学的研磨によることもできる。各層の形成方法も以上の
実施例に限られず、それぞれ別の方法によって形成する
ことができる。たとえば、絶縁膜4や酸化膜6であるシ
リコン酸化膜を熱酸化以外の方法で形成することもでき
るのである。しかしながら、これらの酸化膜は、前述し
たような理由から、パイロジェニック酸化法等の熱酸化
によって形成することが好ましい。このことは、他の部
分についても同様であって、実施例に示した以外の方法
によって形成することもできるが、実施例の方法によれ
ば、従来の装置をそのまま使用できる等の利点があり、
より好ましいのである。また、以上の実施例では、分離
島となる単結晶のウェハとして単結晶シリコンを、多結
晶層としてポリシリコンを、そして、絶縁膜や酸化膜と
して5i02を、それぞれ使用しているが、前述したよ
うに、その他の化合物半導体材料を用いることもできる
要するに、絶縁膜上に、酸化膜をはさんだ少なくとも3
層の多結晶層を形成したあと、それを研磨して、少なく
とも2層の多結晶層からなる支持体層が形成されるよう
になっていれば、その他の構成は限定されないのである
つぎに、この発明の実施例について、比較例とあわせて
説明する。
(実施例1) 分離島となる単結晶ウェハとして、シリコンウェハ〔直
径76mm(3インチ)、厚み400μm)を使用し、
その上に、第1図ta)〜(f)ならびに第2図(al
、 (blに示した工程によって3層の積層体A′(厚
み合計450pm)を形成した。なお、このとき、各層
の厚みは、第1のポリシリコン層=10Q pm、第2
のポリシリコン層=2001rm、第3のポリシリコン
層:150−であった@ このあと、このものを、両面から研磨、除去していって
、一方の側にはウェハ1から分離、された分離島1a・
・・を、他方の側には2層のポリシリコンからなる支持
体層Aを有する厚み約300頗の、第3図に示したよう
な、絶縁層分離基板を得た。
この絶縁層分離基板に対し、ポリシリコン層の研磨、除
去直後、および、素子形成全プロセス終了直後における
ソリ量を、10枚の試料について、測定した。研磨、除
去工程直後における結果を第5図に、素子形成全プロセ
ス終了後における結果を第6図に、それぞれ、示す。な
お、この実施例では、研磨、除去後の支持体層Aにおけ
る上下のポリシリコン層の厚みの比が第3図中Ll、L
2であられして10:11≦L、:L、2≦10ニアで
あって、この支持体層Aが厚み方向でほぼ上下対称なも
のであった。
(実施例2) 第1.第2および第3の各ポリシリコン層の厚みを全て
150μmとした以外は、実施例1と同様にして、絶縁
層分離基板を得た。
この実施例に対しても、先の実施例1と同様にして、9
枚の試料について、測定を行った。結果を同じく第5図
および第6図に示す。
なお、この実施例における上下のポリシリコン層の厚み
の比は、L+、Lxであられして、10:4≦L、:L
、≦10:1.3であって、この実施例における支持体
層Aは、厚み方向で非対称であった。
(比較例) 支持体層を従来のポリシリコンのみからなるものとした
以外は、実施例と同様にして絶縁層分離基板を作成した
が、ソリが大きすぎて、測定を行うことができなかった
以上の結果より、この発明の絶縁層分離基板の製法であ
る実施例1,2では、ポリシリコン層の研摩、除去直後
には大きなソリは見られず、このことから、従来の方法
である比較例にくらべて、ポリシリコン層形成時のソリ
が少なかったことが推測された。
また、第6図の結果より、この発明の製法において、ポ
リシリコン層を研磨、除去して形成する支持体層Aは、
実施例1のように、その厚み方向で、はぼ上下対称にし
た方がその後のソリが少ないこともわかった。
〔発明の効果〕
この発明の絶縁層分離基板の製法は、以上のように構成
されており、絶縁膜上に、その間に酸化膜をはさんだ多
結晶層を少なくとも3層積層して積層体とし、そのあと
、これを研磨除去して少なくとも2層の多結晶層からな
る支持体層を形成するようにしているため、多結晶層と
半導体単結晶ウェハの熱膨張係数の違いに起因するソリ
が発生する恐れは、いちじるしく減少する。しかも、前
記積層体は、支持体層よりも厚みは大きいため、研磨時
のハンドリングも容易である。
【図面の簡単な説明】
第1図(al〜([1ならびに第2図(al〜(C1は
この発明にかかる絶縁層分離基板の製法の一実施例の工
程をあられす説明図、第3図はこの発明によって形成さ
れた絶縁層分離基板の構造の一例をあられす説明図、第
4図は従来例をあられす説明図、第5図はこの発明の実
施例における研暦、除去直後のソリ量の頻度の一例をあ
られすグラフ、第6図は同じ(素子形成全プロセス終了
直後のソリ量の頻度の一例をあられすグラフである。 la、lb、lc・・・単結晶島状領域 4・・・絶縁
膜 5,7・・・多結晶層 6・・・酸化膜 A・・・
支持体層 代理人 弁理士  松 本 武 彦 第1図 @2図 (a) (c)

Claims (4)

    【特許請求の範囲】
  1. (1)半導体単結晶ウェハの表面に分離のための溝を形
    成して、その表面全体を絶縁膜で覆ったあと、その上に
    支持体層を形成するとともに、前記単結晶側を前記溝の
    底部が露出するまで研磨して、前記支持体層上に前記絶
    縁膜で電気的に絶縁分離された半導体単結晶島状領域を
    形成する絶縁層分離基板の製法であって、前記支持体層
    を作るにあたり、前記絶縁膜上に、多結晶層および酸化
    膜を、この順に、交互に形成して、少なくとも前記多結
    晶層を3層積層し、そのあと、これを逆に上方から研磨
    、除去して少なくとも2層の多結晶層を残し、これを前
    記支持体層とすることを特徴とする絶縁層分離基板の製
    法。
  2. (2)酸化膜をパイロジェニック酸化法によって形成す
    る特許請求の範囲第1項記載の絶縁層分離基板の製法。
  3. (3)研磨完了後には、支持体層が、その厚み方向でほ
    ぼ上下対称となるように、酸化膜を多結晶層中に配置す
    る特許請求の範囲第1項または第2項記載の絶縁層分離
    基板の製法。
  4. (4)単結晶島状領域および多結晶層がシリコンであり
    、絶縁層および酸化膜がSiO_2である特許請求の範
    囲第1項から第3項までのいずれかに記載の絶縁層分離
    基板の製法。
JP26444885A 1985-11-25 1985-11-25 絶縁層分離基板の製法 Pending JPS62124754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26444885A JPS62124754A (ja) 1985-11-25 1985-11-25 絶縁層分離基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26444885A JPS62124754A (ja) 1985-11-25 1985-11-25 絶縁層分離基板の製法

Publications (1)

Publication Number Publication Date
JPS62124754A true JPS62124754A (ja) 1987-06-06

Family

ID=17403334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26444885A Pending JPS62124754A (ja) 1985-11-25 1985-11-25 絶縁層分離基板の製法

Country Status (1)

Country Link
JP (1) JPS62124754A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092689A (ja) * 1973-12-14 1975-07-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5092689A (ja) * 1973-12-14 1975-07-24

Similar Documents

Publication Publication Date Title
JP3033412B2 (ja) 半導体装置の製造方法
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
JPH0799239A (ja) 半導体装置及び半導体装置の製造方法
JPS6155252B2 (ja)
JPH07202147A (ja) 半導体装置
JP2541884B2 (ja) 誘電体分離基板の製造方法
JP2721265B2 (ja) 半導体基板の製造方法
JPS62124754A (ja) 絶縁層分離基板の製法
JPS6152572B2 (ja)
JPS62124753A (ja) 絶縁層分離基板の製法
JPH0488657A (ja) 半導体装置とその製造方法
JPH03265153A (ja) 誘電体分離基板およびこれを用いた半導体集積回路装置
JPH04199632A (ja) Soiウエハ及びその製造方法
JPS5828731B2 (ja) ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ
JP2775845B2 (ja) 半導体装置の製造方法
JPS6248040A (ja) 絶縁分離基板及びその製造方法
JPS6056291B2 (ja) 誘電体絶縁分離基板の製造法
JPH0616537B2 (ja) 半導体基体の製造方法
JPH0137851B2 (ja)
JPS58197740A (ja) 集積回路用基板の製造方法
JPS6244417B2 (ja)
JPS63318137A (ja) 絶縁層分離基板の製法
JPS60182737A (ja) 半導体装置の製造方法
JPS6152983B2 (ja)
JPH02228061A (ja) Soi基板の製造方法