JPS62120050A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62120050A JPS62120050A JP60260273A JP26027385A JPS62120050A JP S62120050 A JPS62120050 A JP S62120050A JP 60260273 A JP60260273 A JP 60260273A JP 26027385 A JP26027385 A JP 26027385A JP S62120050 A JPS62120050 A JP S62120050A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- low melting
- point metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
フェースポンディング用のバンプを形成する半導体装と
の製造方法であって、バンプ材である低融点金属材の表
面に金メッキすることにより、バリヤー金属膜のエツチ
ングを容易にするとともに、ニー２チングの際、低融点
金属材の表面に不働態膜が形成されるのを防止する。こ
れによりリフロ一時のバンプ材の球形化が容易になると
ともに、コンタクト抵抗の抵抗値の増加を防止すること
が可渣となる。
の製造方法であって、バンプ材である低融点金属材の表
面に金メッキすることにより、バリヤー金属膜のエツチ
ングを容易にするとともに、ニー２チングの際、低融点
金属材の表面に不働態膜が形成されるのを防止する。こ
れによりリフロ一時のバンプ材の球形化が容易になると
ともに、コンタクト抵抗の抵抗値の増加を防止すること
が可渣となる。
本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えばフェースポンディングにおけるバンプの
形成方法に関するものである。
に詳しく言えばフェースポンディングにおけるバンプの
形成方法に関するものである。
第２図は従来例に係る半導体基板上にバンプを形成する
方法を説明する断面図である。ｌは半導体基板であり、
２は半導体集積回路の入出力端子を外部に引き出すため
のアルミニウム電極である。３はカバー用のＰＳＧ［で
アルミニウム電極２の上は開口のため除去されている。
方法を説明する断面図である。ｌは半導体基板であり、
２は半導体集積回路の入出力端子を外部に引き出すため
のアルミニウム電極である。３はカバー用のＰＳＧ［で
アルミニウム電極２の上は開口のため除去されている。
４は全面に被着されたバリヤー金属膜としてのＮｉ／Ｃ
ｕ／Ｔｉ 多層膜であり、５は電気メツキ技術によりＮ
ｒ ／Ｃｕ ／Ｔ＋ ！Ｉ４を介してアルミニウム電極
２上に形成されたバンプ材としてのＰｂ／５ｎｌｌ！２
でこの高さは６０ＪＬｍ程度である。
ｕ／Ｔｉ 多層膜であり、５は電気メツキ技術によりＮ
ｒ ／Ｃｕ ／Ｔ＋ ！Ｉ４を介してアルミニウム電極
２上に形成されたバンプ材としてのＰｂ／５ｎｌｌ！２
でこの高さは６０ＪＬｍ程度である。
次にＰ ｂ ／ Ｓ ｎ膜５をマスクとしてＮｉ／Ｃ，
／Ｔｉ膜４をエツチングして不要な部分を除去する０次
に所定の温度下でリフローすることによりＰ ｂ ／
Ｓ ｎ Ｊ！ｆｉ ４を球形にして合金化し１２０ＪＬ
ｍの高さにする。これによってバンプの形成が終了する
。
／Ｔｉ膜４をエツチングして不要な部分を除去する０次
に所定の温度下でリフローすることによりＰ ｂ ／
Ｓ ｎ Ｊ！ｆｉ ４を球形にして合金化し１２０ＪＬ
ｍの高さにする。これによってバンプの形成が終了する
。
ところで従来例のようにＰ ｂ ／ Ｓ ｎ膜５をマス
クとしてＮＩ／Ｃｕ／Ｔｔ膜４をエツチングする場合、
Ｐｈ／Ｓｎ膜５がエツチング液に反応してその表面に不
働態６が形成される場合がある（第３図）。
クとしてＮＩ／Ｃｕ／Ｔｔ膜４をエツチングする場合、
Ｐｈ／Ｓｎ膜５がエツチング液に反応してその表面に不
働態６が形成される場合がある（第３図）。
この不働態膜６はバンプとしてのＰ ６ ／ Ｓ ｐ膜
５と不図示の金属リード材とを接触するときコンタクト
抵抗の増加の原因となるだけでなく、コンタクト後のは
がれの原因となる。
５と不図示の金属リード材とを接触するときコンタクト
抵抗の増加の原因となるだけでなく、コンタクト後のは
がれの原因となる。
さらにこの不働態膜６はリフロ一工程における温度では
溶融しないことがあり、このため所定の球形のバンプが
形成できない場合がある。
溶融しないことがあり、このため所定の球形のバンプが
形成できない場合がある。
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、バンプ表面に不働態膜の形成の防止を可箋とす
る半導体装置の製造方法の提供を目的とする。
であり、バンプ表面に不働態膜の形成の防止を可箋とす
る半導体装置の製造方法の提供を目的とする。
本発明は半導体基板上の絶縁膜を開口してアルミニウム
電極を露出する第１の工程と、全面にバリヤー金属膜を
形成する第２の工程と、全面にレジスト膜を被着した後
に、前記絶縁膜の開口部の上方に該レジスト膜の開口部
を設ける第３の工程と、前記レジスト膜の開口部から露
出するバリヤー金属膜にバンプとしての低融点金属材を
形成する第４の工程と、前記低融点金属材の表面に金メ
ッキを施す第５の工程と、前記レジスト膜を全面除去の
後に前記金メッキをマスクとしてバリヤー金属膜をエツ
チングする第６の工程と、一定の温度下でリフローを行
うことにより前記低融点金属材を球形にするｆｊｆ、７
の工程とを備えたことを特徴とする。
電極を露出する第１の工程と、全面にバリヤー金属膜を
形成する第２の工程と、全面にレジスト膜を被着した後
に、前記絶縁膜の開口部の上方に該レジスト膜の開口部
を設ける第３の工程と、前記レジスト膜の開口部から露
出するバリヤー金属膜にバンプとしての低融点金属材を
形成する第４の工程と、前記低融点金属材の表面に金メ
ッキを施す第５の工程と、前記レジスト膜を全面除去の
後に前記金メッキをマスクとしてバリヤー金属膜をエツ
チングする第６の工程と、一定の温度下でリフローを行
うことにより前記低融点金属材を球形にするｆｊｆ、７
の工程とを備えたことを特徴とする。
バリヤー金属膜上に形成された低融点金属膜の表面に金
メッキを施す（第５の工程）。この金メッキ膜をマスク
として不要なバリヤー金属膜をエツチングすることがで
きるので、位置合わせよりがｘｔＲとかス− また低融点金属膜は金メッキ膜により表面が保護されて
いるので、バリヤー金属膜のエツチングの際に使用され
るエツチング液等に低融点金属膜が反応して不働態膜が
形成されることもない。
メッキを施す（第５の工程）。この金メッキ膜をマスク
として不要なバリヤー金属膜をエツチングすることがで
きるので、位置合わせよりがｘｔＲとかス− また低融点金属膜は金メッキ膜により表面が保護されて
いるので、バリヤー金属膜のエツチングの際に使用され
るエツチング液等に低融点金属膜が反応して不働態膜が
形成されることもない。
従ってリフロ一工程において、不働態膜によって低融点
金属膜の球形化が妨げられることもなく、所定のバンプ
を形成することができる。
金属膜の球形化が妨げられることもなく、所定のバンプ
を形成することができる。
また不働態膜によるコンタクト抵抗の増加やポンディン
グ後の機械的はがれ等の防止が可濠となる。
グ後の機械的はがれ等の防止が可濠となる。
次に図、を参照しながら本発明の実施例について説明す
る。第１図は（ａ）〜（ｇ）は本発明の実施例に係る半
導体装置の製造方法を説明する図である。
る。第１図は（ａ）〜（ｇ）は本発明の実施例に係る半
導体装置の製造方法を説明する図である。
第１図（ａ）に示すように、１は不図示の集積回路が形
成されている半導体基板であり、２は配線用のアルミニ
ウム電極である。また３はカバー用ＰＳＧ膜であり、ア
ルミニウム電極２の上方の部分を除いて半導体基板ｌ上
を覆っている０、ここまでは周知のウェハプロセスによ
って形成されるものである。
成されている半導体基板であり、２は配線用のアルミニ
ウム電極である。また３はカバー用ＰＳＧ膜であり、ア
ルミニウム電極２の上方の部分を除いて半導体基板ｌ上
を覆っている０、ここまでは周知のウェハプロセスによ
って形成されるものである。
次に金属バリヤー膜としての多層のＮｉ／Ｃｕ ／ Ｔ
ｒ膜４を半導体基板１上の全面に形成するＣｍ１図（
ｂ） ）、ここでアルミニウム電極２とバンプ材として
のＰ ｂ ／ Ｓ ｎ膜６との間にＮ ｉ ／ Ｃｕ
／ Ｔ ＋膜４を介在させるのは、アルミニウム電極２
とＰｂ ／ＳｎＳｎＯ２反応して適正なコンタクトが妨
げられることのないようにするためである。
ｒ膜４を半導体基板１上の全面に形成するＣｍ１図（
ｂ） ）、ここでアルミニウム電極２とバンプ材として
のＰ ｂ ／ Ｓ ｎ膜６との間にＮ ｉ ／ Ｃｕ
／ Ｔ ＋膜４を介在させるのは、アルミニウム電極２
とＰｂ ／ＳｎＳｎＯ２反応して適正なコンタクトが妨
げられることのないようにするためである。
次に半導体基板ｌの全面にレジスト膜５を被着シタ後に
パターニングを行い、アルミニウム電極ｚ上のレジスト
膜を除去する（第１図（Ｃ））。
パターニングを行い、アルミニウム電極ｚ上のレジスト
膜を除去する（第１図（Ｃ））。
次にメッキ技術によりＮ １／ Ｃｕ ／ Ｔ １膜４
をメッキしてＰｂ／Ｓｎ１ｇｌ６を形成する。このとき
のＰｂ ／Ｓｌｌ膜６の厚さは６０７ｔｍ程度であり偏
平である。引き続いて金メッキすることにより、Ｐｂ／
Ｓｎ膜６の表面に薄いＡｕ膜７を形成する（第１図（ｄ
） ） 。
をメッキしてＰｂ／Ｓｎ１ｇｌ６を形成する。このとき
のＰｂ ／Ｓｌｌ膜６の厚さは６０７ｔｍ程度であり偏
平である。引き続いて金メッキすることにより、Ｐｂ／
Ｓｎ膜６の表面に薄いＡｕ膜７を形成する（第１図（ｄ
） ） 。
次にレジスト膜５を全面除去する（第７図（ｅ））。
さらにアルミニウム電極２とＰｂ／５ｏｌｉＱ５とを接
合する領域を除いてＮｌ ／Ｃ，／Ｔｉ膜４を除去する
。（第１図（ｆ））、このときＡｕ膜７がマスクとして
働くので、位こ合わせ等の工程は不要である。また従来
例によればＰｂ／Ｓｎ膜６がエツチング液中の酸やアル
カリ等に反応して不働態膜が形成される場合があったが
、本実施例ではＡｕ膜７によってＰｂ／Ｓｎ膜６を保護
しているのでその表面に不働態膜が形成されことはない
。
合する領域を除いてＮｌ ／Ｃ，／Ｔｉ膜４を除去する
。（第１図（ｆ））、このときＡｕ膜７がマスクとして
働くので、位こ合わせ等の工程は不要である。また従来
例によればＰｂ／Ｓｎ膜６がエツチング液中の酸やアル
カリ等に反応して不働態膜が形成される場合があったが
、本実施例ではＡｕ膜７によってＰｂ／Ｓｎ膜６を保護
しているのでその表面に不働態膜が形成されことはない
。
次に所定の温度下でリフローを行う、実施例ではＰｂ
／ＳｎＳｎＯ２面に不働態膜が形成されていないので、
Ｐｂ／Ｓｎ膜６が溶融して合金化しく Ｐ ｂ Ｓ
ｎ Ａ ｕ合金８）、これにより偏平形状は表面張力
により球形化する（第１図（ｇ））、球形化したバンプ
の高さは１２０ｐｍ程度となり、その後のポンディング
工程において好都合となる。また不ｍ ７Ｍ膜は存在し
ないから、ポンディングのときのコンタクト抵抗値が不
当に増腫することもない。
／ＳｎＳｎＯ２面に不働態膜が形成されていないので、
Ｐｂ／Ｓｎ膜６が溶融して合金化しく Ｐ ｂ Ｓ
ｎ Ａ ｕ合金８）、これにより偏平形状は表面張力
により球形化する（第１図（ｇ））、球形化したバンプ
の高さは１２０ｐｍ程度となり、その後のポンディング
工程において好都合となる。また不ｍ ７Ｍ膜は存在し
ないから、ポンディングのときのコンタクト抵抗値が不
当に増腫することもない。
このようにして本発明の実施例によればＰｂ／Ｓｎ膜６
の表面にＡｕ膜７を形成することにより、Ｎｉ ／ Ｃ
ｕ ”／ Ｔ Ｉ膜４のパターニングにおいて位置合わ
せを不要として製造方法を簡易化することができるとと
もに、不働態膜の形成を防止して所定の形状で、かつコ
ンタクト抵抗の抵抗値の低い電気的特性の良好なバンプ
の形成が可箋となる。
の表面にＡｕ膜７を形成することにより、Ｎｉ ／ Ｃ
ｕ ”／ Ｔ Ｉ膜４のパターニングにおいて位置合わ
せを不要として製造方法を簡易化することができるとと
もに、不働態膜の形成を防止して所定の形状で、かつコ
ンタクト抵抗の抵抗値の低い電気的特性の良好なバンプ
の形成が可箋となる。
以北説明したように、本発明によればバンプ材としての
低融点金属膜の表面にＡｕ膜を形成するという簡単な構
成により、バリヤー金属膜のパターニングが容易になる
とともに、低融点金属膜の表面に不ｆＭ態膜が形成され
るのを防止することができる。
低融点金属膜の表面にＡｕ膜を形成するという簡単な構
成により、バリヤー金属膜のパターニングが容易になる
とともに、低融点金属膜の表面に不ｆＭ態膜が形成され
るのを防止することができる。
またこれにより所定形状で、かつ電気的特性の百ｈ７−
かパンプル蔭［ンナス、−とｈ（でＡスの〒 ｎ晶質の
半導体装置の製造がり渣となる。
かパンプル蔭［ンナス、−とｈ（でＡスの〒 ｎ晶質の
半導体装置の製造がり渣となる。
【図面の簡単な説明】
第１図は（ａ）〜（ｇ）は本発明の実施例に係る半導体
装置の製造方法を説明する図である。 第２図、第３図は従来例の半導体装置の製造方法を説明
する図である。 ｌ・・・半導体基板 ２・・・アルミニウム電極 ３・・・ＰＳＧ膜 ４− Ｎ ｌ／ Ｃｕ ／ Ｔ Ｉ 膜５・・・レジス
ト膜 ６・・・Ｐｂ／Ｓｎ膜 ７・・・Ａｕ膜 ８・・・Ｐｂ−３ｎ−Ａｕ合金
装置の製造方法を説明する図である。 第２図、第３図は従来例の半導体装置の製造方法を説明
する図である。 ｌ・・・半導体基板 ２・・・アルミニウム電極 ３・・・ＰＳＧ膜 ４− Ｎ ｌ／ Ｃｕ ／ Ｔ Ｉ 膜５・・・レジス
ト膜 ６・・・Ｐｂ／Ｓｎ膜 ７・・・Ａｕ膜 ８・・・Ｐｂ−３ｎ−Ａｕ合金
Claims (1)
- 【特許請求の範囲】 半導体基板上絶縁膜を開口してアルミニウム電極を露出
する第１の工程と、 全面にバリヤー金属膜を形成する第２の工程と、 全面にレジスト膜を被着した後に、前記絶縁膜の開口部
の上方に該レジスト膜の開口部を設ける第３の工程と、 前記レジスト膜の開口部から露出するバリヤー金属膜に
バンプとしての低融点金属材を形成する第４の工程と、 前記低融点金属材の表面に金メッキを施す 第５の工程と、 前記レジスト膜を全面除去の後に前記金メッキをマスク
としてバリヤー金属膜をエッチングする第６の工程と、 一定の温度下でリフローを行うことにより前記低融点金
属材を球形にする第７の工程とを備えたことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260273A JPS62120050A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260273A JPS62120050A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120050A true JPS62120050A (ja) | 1987-06-01 |
Family
ID=17345765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260273A Pending JPS62120050A (ja) | 1985-11-20 | 1985-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120050A (ja) |
-
1985
- 1985-11-20 JP JP60260273A patent/JPS62120050A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US6232212B1 (en) | Flip chip bump bonding | |
| JPH02246335A (ja) | テープ組立体をボンドさせた半導体装置及びその製造方法 | |
| USRE49286E1 (en) | Method of making flip chip | |
| JP2653179B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP2643097B2 (ja) | 金属コンタクト形成方法 | |
| JPH09205096A (ja) | 半導体素子およびその製造方法および半導体装置およびその製造方法 | |
| JP2811741B2 (ja) | 半導体装置の製造方法 | |
| JPS62263645A (ja) | 電気的接点構造とその形成方法 | |
| JPH0137876B2 (ja) | ||
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JPS62120050A (ja) | 半導体装置の製造方法 | |
| JPS63122248A (ja) | 半導体装置の製造方法 | |
| JP2721580B2 (ja) | 半導体装置の製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| CN1103119C (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JPH0252436A (ja) | ハンダバンプ製造方法 | |
| JP2874184B2 (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH08213401A (ja) | バンプ電極及びその製造方法 |