JPS62120050A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS62120050A JPS62120050A JP60260273A JP26027385A JPS62120050A JP S62120050 A JPS62120050 A JP S62120050A JP 60260273 A JP60260273 A JP 60260273A JP 26027385 A JP26027385 A JP 26027385A JP S62120050 A JPS62120050 A JP S62120050A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- low melting
- point metal
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
フェースポンディング用のバンプを形成する半導体装と
の製造方法であって、バンプ材である低融点金属材の表
面に金メッキすることにより、バリヤー金属膜のエツチ
ングを容易にするとともに、ニー２チングの際、低融点
金属材の表面に不働態膜が形成されるのを防止する。こ
れによりリフロ一時のバンプ材の球形化が容易になると
ともに、コンタクト抵抗の抵抗値の増加を防止すること
が可渣となる。[Detailed Description of the Invention] [Summary] A method for manufacturing a semiconductor device forming bumps for face bonding, in which a barrier metal film is etched by gold plating on the surface of a low melting point metal material that is a bump material. This facilitates kneeling and prevents the formation of a passive film on the surface of the low melting point metal material during kneeling. This makes it easier to make the bump material spherical during reflow, and also makes it possible to prevent an increase in the resistance value of the contact resistance.
本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えばフェースポンディングにおけるバンプの
形成方法に関するものである。The present invention relates to a method for manufacturing a semiconductor device, and more specifically to a method for forming bumps in face bonding.
第２図は従来例に係る半導体基板上にバンプを形成する
方法を説明する断面図である。ｌは半導体基板であり、
２は半導体集積回路の入出力端子を外部に引き出すため
のアルミニウム電極である。３はカバー用のＰＳＧ［で
アルミニウム電極２の上は開口のため除去されている。FIG. 2 is a cross-sectional view illustrating a conventional method of forming bumps on a semiconductor substrate. l is a semiconductor substrate,
2 is an aluminum electrode for drawing out the input/output terminals of the semiconductor integrated circuit to the outside. 3 is PSG for a cover, and the upper part of the aluminum electrode 2 is removed to make an opening.
４は全面に被着されたバリヤー金属膜としてのＮｉ／Ｃ
ｕ／Ｔｉ 多層膜であり、５は電気メツキ技術によりＮ
ｒ ／Ｃｕ ／Ｔ＋ ！Ｉ４を介してアルミニウム電極
２上に形成されたバンプ材としてのＰｂ／５ｎｌｌ！２
でこの高さは６０ＪＬｍ程度である。4 is Ni/C as a barrier metal film deposited on the entire surface.
It is a u/Ti multilayer film, and 5 is N by electroplating technology.
r/Cu/T+! Pb/5nll as a bump material formed on the aluminum electrode 2 via I4! 2
This height is approximately 60JLm.
次にＰ ｂ ／ Ｓ ｎ膜５をマスクとしてＮｉ／Ｃ，
／Ｔｉ膜４をエツチングして不要な部分を除去する０次
に所定の温度下でリフローすることによりＰ ｂ ／
Ｓ ｎ Ｊ！ｆｉ ４を球形にして合金化し１２０ＪＬ
ｍの高さにする。これによってバンプの形成が終了する
。Next, using the Pb/Sn film 5 as a mask, Ni/C,
/The Ti film 4 is etched to remove unnecessary parts.Then, by reflowing at a predetermined temperature, P b /
S n J! fi 4 is made spherical and alloyed to 120JL
Make the height m. This completes the formation of the bump.
ところで従来例のようにＰ ｂ ／ Ｓ ｎ膜５をマス
クとしてＮＩ／Ｃｕ／Ｔｔ膜４をエツチングする場合、
Ｐｈ／Ｓｎ膜５がエツチング液に反応してその表面に不
働態６が形成される場合がある（第３図）。By the way, when etching the NI/Cu/Tt film 4 using the Pb/Sn film 5 as a mask as in the conventional example,
The Ph/Sn film 5 may react with the etching solution to form a passive state 6 on its surface (FIG. 3).
この不働態膜６はバンプとしてのＰ ６ ／ Ｓ ｐ膜
５と不図示の金属リード材とを接触するときコンタクト
抵抗の増加の原因となるだけでなく、コンタクト後のは
がれの原因となる。This passive film 6 not only causes an increase in contact resistance when the P 6 /Sp film 5 serving as a bump is brought into contact with a metal lead material (not shown), but also causes peeling after contact.
さらにこの不働態膜６はリフロ一工程における温度では
溶融しないことがあり、このため所定の球形のバンプが
形成できない場合がある。Furthermore, this passive film 6 may not melt at the temperature in the reflow step, and therefore it may not be possible to form a predetermined spherical bump.
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、バンプ表面に不働態膜の形成の防止を可箋とす
る半導体装置の製造方法の提供を目的とする。The present invention was created in view of the problems of the prior art, and aims to provide a method for manufacturing a semiconductor device that can prevent the formation of a passive film on the bump surface.
本発明は半導体基板上の絶縁膜を開口してアルミニウム
電極を露出する第１の工程と、全面にバリヤー金属膜を
形成する第２の工程と、全面にレジスト膜を被着した後
に、前記絶縁膜の開口部の上方に該レジスト膜の開口部
を設ける第３の工程と、前記レジスト膜の開口部から露
出するバリヤー金属膜にバンプとしての低融点金属材を
形成する第４の工程と、前記低融点金属材の表面に金メ
ッキを施す第５の工程と、前記レジスト膜を全面除去の
後に前記金メッキをマスクとしてバリヤー金属膜をエツ
チングする第６の工程と、一定の温度下でリフローを行
うことにより前記低融点金属材を球形にするｆｊｆ、７
の工程とを備えたことを特徴とする。The present invention includes a first step of opening an insulating film on a semiconductor substrate to expose an aluminum electrode, a second step of forming a barrier metal film on the entire surface, and a step of depositing a resist film on the entire surface, and then forming a barrier metal film on the entire surface. a third step of providing an opening in the resist film above the opening in the resist film; a fourth step of forming a low melting point metal material as a bump on the barrier metal film exposed from the opening in the resist film; A fifth step of applying gold plating to the surface of the low melting point metal material, a sixth step of etching the barrier metal film using the gold plating as a mask after removing the resist film on the entire surface, and reflowing at a constant temperature. fjf, 7 to make the low melting point metal material spherical.
It is characterized by having the following steps.
バリヤー金属膜上に形成された低融点金属膜の表面に金
メッキを施す（第５の工程）。この金メッキ膜をマスク
として不要なバリヤー金属膜をエツチングすることがで
きるので、位置合わせよりがｘｔＲとかス−
また低融点金属膜は金メッキ膜により表面が保護されて
いるので、バリヤー金属膜のエツチングの際に使用され
るエツチング液等に低融点金属膜が反応して不働態膜が
形成されることもない。Gold plating is applied to the surface of the low melting point metal film formed on the barrier metal film (fifth step). This gold plating film can be used as a mask to etch away unnecessary barrier metal films, making it easier to perform xtR or other alignment techniques. The low melting point metal film does not react with the etching solution used during etching to form a passive film.
従ってリフロ一工程において、不働態膜によって低融点
金属膜の球形化が妨げられることもなく、所定のバンプ
を形成することができる。Therefore, in one reflow step, a predetermined bump can be formed without the passive film preventing the low melting point metal film from becoming spherical.
また不働態膜によるコンタクト抵抗の増加やポンディン
グ後の機械的はがれ等の防止が可濠となる。In addition, the passive film can prevent increases in contact resistance and mechanical peeling after bonding.
次に図、を参照しながら本発明の実施例について説明す
る。第１図は（ａ）〜（ｇ）は本発明の実施例に係る半
導体装置の製造方法を説明する図である。Next, embodiments of the present invention will be described with reference to the figures. FIGS. 1A to 1G are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.
第１図（ａ）に示すように、１は不図示の集積回路が形
成されている半導体基板であり、２は配線用のアルミニ
ウム電極である。また３はカバー用ＰＳＧ膜であり、ア
ルミニウム電極２の上方の部分を除いて半導体基板ｌ上
を覆っている０、ここまでは周知のウェハプロセスによ
って形成されるものである。As shown in FIG. 1(a), 1 is a semiconductor substrate on which an integrated circuit (not shown) is formed, and 2 is an aluminum electrode for wiring. Reference numeral 3 denotes a PSG film for cover, which covers the semiconductor substrate l except for the upper part of the aluminum electrode 2, and is formed by a well-known wafer process.
次に金属バリヤー膜としての多層のＮｉ／Ｃｕ ／ Ｔ
ｒ膜４を半導体基板１上の全面に形成するＣｍ１図（
ｂ） ）、ここでアルミニウム電極２とバンプ材として
のＰ ｂ ／ Ｓ ｎ膜６との間にＮ ｉ ／ Ｃｕ
／ Ｔ ＋膜４を介在させるのは、アルミニウム電極２
とＰｂ ／ＳｎＳｎＯ２反応して適正なコンタクトが妨
げられることのないようにするためである。Next, multilayer Ni/Cu/T as a metal barrier film
Cm1 diagram in which the r film 4 is formed on the entire surface of the semiconductor substrate 1 (
b)), where Ni/Cu is formed between the aluminum electrode 2 and the Pb/Sn film 6 as a bump material.
/ T + film 4 is interposed between aluminum electrode 2
This is to prevent proper contact from being hindered by Pb/SnSnO2 reaction.
次に半導体基板ｌの全面にレジスト膜５を被着シタ後に
パターニングを行い、アルミニウム電極ｚ上のレジスト
膜を除去する（第１図（Ｃ））。Next, a resist film 5 is deposited on the entire surface of the semiconductor substrate l, and then patterned, and the resist film on the aluminum electrode z is removed (FIG. 1(C)).
次にメッキ技術によりＮ １／ Ｃｕ ／ Ｔ １膜４
をメッキしてＰｂ／Ｓｎ１ｇｌ６を形成する。このとき
のＰｂ ／Ｓｌｌ膜６の厚さは６０７ｔｍ程度であり偏
平である。引き続いて金メッキすることにより、Ｐｂ／
Ｓｎ膜６の表面に薄いＡｕ膜７を形成する（第１図（ｄ
） ） 。Next, N1/Cu/T1 film 4 is formed using plating technology.
is plated to form Pb/Sn1gl6. The thickness of the Pb 2 /Sll film 6 at this time is about 607 tm and is flat. By subsequent gold plating, Pb/
A thin Au film 7 is formed on the surface of the Sn film 6 (see FIG. 1(d)
)).
次にレジスト膜５を全面除去する（第７図（ｅ））。Next, the entire resist film 5 is removed (FIG. 7(e)).
さらにアルミニウム電極２とＰｂ／５ｏｌｉＱ５とを接
合する領域を除いてＮｌ ／Ｃ，／Ｔｉ膜４を除去する
。（第１図（ｆ））、このときＡｕ膜７がマスクとして
働くので、位こ合わせ等の工程は不要である。また従来
例によればＰｂ／Ｓｎ膜６がエツチング液中の酸やアル
カリ等に反応して不働態膜が形成される場合があったが
、本実施例ではＡｕ膜７によってＰｂ／Ｓｎ膜６を保護
しているのでその表面に不働態膜が形成されことはない
。Further, the Nl/C,/Ti film 4 is removed except for the region where the aluminum electrode 2 and the Pb/5oliQ5 are bonded. (FIG. 1(f)) At this time, since the Au film 7 acts as a mask, steps such as alignment are unnecessary. Furthermore, in the conventional example, the Pb/Sn film 6 may react with acid, alkali, etc. in the etching solution to form a passive film, but in this embodiment, the Pb/Sn film 6 is formed by the Au film 7. , so no passive film is formed on its surface.
次に所定の温度下でリフローを行う、実施例ではＰｂ
／ＳｎＳｎＯ２面に不働態膜が形成されていないので、
Ｐｂ／Ｓｎ膜６が溶融して合金化しく Ｐ ｂ Ｓ
ｎ Ａ ｕ合金８）、これにより偏平形状は表面張力
により球形化する（第１図（ｇ））、球形化したバンプ
の高さは１２０ｐｍ程度となり、その後のポンディング
工程において好都合となる。また不ｍ ７Ｍ膜は存在し
ないから、ポンディングのときのコンタクト抵抗値が不
当に増腫することもない。Next, reflow is performed under a predetermined temperature.
Since no passive film is formed on the /SnSnO2 surface,
The Pb/Sn film 6 melts and becomes an alloy.
n Au alloy 8), the flat shape becomes spherical due to surface tension (FIG. 1(g)), and the height of the spherical bump becomes about 120 pm, which is convenient for the subsequent bonding process. Furthermore, since there is no non-m7M film, the contact resistance value during bonding does not increase unduly.
このようにして本発明の実施例によればＰｂ／Ｓｎ膜６
の表面にＡｕ膜７を形成することにより、Ｎｉ ／ Ｃ
ｕ ”／ Ｔ Ｉ膜４のパターニングにおいて位置合わ
せを不要として製造方法を簡易化することができるとと
もに、不働態膜の形成を防止して所定の形状で、かつコ
ンタクト抵抗の抵抗値の低い電気的特性の良好なバンプ
の形成が可箋となる。In this way, according to the embodiment of the present invention, the Pb/Sn film 6
By forming the Au film 7 on the surface of the Ni/C
It is possible to simplify the manufacturing method by eliminating the need for positioning in patterning the u''/T I film 4, and to prevent the formation of a passive film to form an electrical conductor with a predetermined shape and a low contact resistance value. The key is to form bumps with good characteristics.
以北説明したように、本発明によればバンプ材としての
低融点金属膜の表面にＡｕ膜を形成するという簡単な構
成により、バリヤー金属膜のパターニングが容易になる
とともに、低融点金属膜の表面に不ｆＭ態膜が形成され
るのを防止することができる。As explained above, according to the present invention, the simple structure of forming an Au film on the surface of a low melting point metal film as a bump material facilitates the patterning of the barrier metal film, and also facilitates the patterning of the low melting point metal film. It is possible to prevent an infM film from being formed on the surface.
またこれにより所定形状で、かつ電気的特性の百ｈ７−
かパンプル蔭［ンナス、−とｈ（でＡスの〒 ｎ晶質の
半導体装置の製造がり渣となる。This also allows for a predetermined shape and electrical characteristics.
This is the result of the manufacture of n-crystalline semiconductor devices.
【図面の簡単な説明】
第１図は（ａ）〜（ｇ）は本発明の実施例に係る半導体
装置の製造方法を説明する図である。
第２図、第３図は従来例の半導体装置の製造方法を説明
する図である。
ｌ・・・半導体基板
２・・・アルミニウム電極
３・・・ＰＳＧ膜
４− Ｎ ｌ／ Ｃｕ ／ Ｔ Ｉ 膜５・・・レジス
ト膜
６・・・Ｐｂ／Ｓｎ膜
７・・・Ａｕ膜
８・・・Ｐｂ−３ｎ−Ａｕ合金BRIEF DESCRIPTION OF THE DRAWINGS FIGS. 1A to 1G are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIGS. 2 and 3 are diagrams illustrating a conventional method of manufacturing a semiconductor device. l...Semiconductor substrate 2...Aluminum electrode 3...PSG film 4-Nl/Cu/TI film 5...Resist film 6...Pb/Sn film 7...Au film 8.・・Pb-3n-Au alloy
Claims (1)
する第１の工程と、 全面にバリヤー金属膜を形成する第２の工程と、 全面にレジスト膜を被着した後に、前記絶縁膜の開口部
の上方に該レジスト膜の開口部を設ける第３の工程と、 前記レジスト膜の開口部から露出するバリヤー金属膜に
バンプとしての低融点金属材を形成する第４の工程と、 前記低融点金属材の表面に金メッキを施す 第５の工程と、 前記レジスト膜を全面除去の後に前記金メッキをマスク
としてバリヤー金属膜をエッチングする第６の工程と、 一定の温度下でリフローを行うことにより前記低融点金
属材を球形にする第７の工程とを備えたことを特徴とす
る半導体装置の製造方法。[Claims] A first step of opening an insulating film on a semiconductor substrate to expose an aluminum electrode, a second step of forming a barrier metal film on the entire surface, and after depositing a resist film on the entire surface, a third step of providing an opening in the resist film above the opening in the insulating film; and a fourth step of forming a low melting point metal material as a bump on the barrier metal film exposed from the opening in the resist film. a fifth step of applying gold plating to the surface of the low melting point metal material; a sixth step of etching the barrier metal film using the gold plating as a mask after removing the resist film on the entire surface; and reflowing at a constant temperature. and a seventh step of making the low melting point metal material into a spherical shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260273A JPS62120050A (en) | 1985-11-20 | 1985-11-20 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60260273A JPS62120050A (en) | 1985-11-20 | 1985-11-20 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62120050A true JPS62120050A (en) | 1987-06-01 |
Family
ID=17345765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60260273A Pending JPS62120050A (en) | 1985-11-20 | 1985-11-20 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62120050A (en) |
-
1985
- 1985-11-20 JP JP60260273A patent/JPS62120050A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5492235A (en) | Process for single mask C4 solder bump fabrication | |
| US6232212B1 (en) | Flip chip bump bonding | |
| JPH02246335A (en) | Bump structure for reflow bonding of ic device | |
| USRE49286E1 (en) | Method of making flip chip | |
| JP2653179B2 (en) | Method of manufacturing bump electrode for integrated circuit device | |
| JP2643097B2 (en) | Metal contact formation method | |
| JPH09205096A (en) | Semiconductor element and fabrication method thereof, semiconductor device and fabrication method thereof | |
| JP2811741B2 (en) | Method for manufacturing semiconductor device | |
| JPS62263645A (en) | Construction of electric contact and method of forming the same | |
| JPH0137876B2 (en) | ||
| JPH03101234A (en) | Manufacture of semiconductor device | |
| JPS62120050A (en) | Manufacture of semiconductor device | |
| JPS63122248A (en) | Manufacture of semiconductor device | |
| JP2721580B2 (en) | Method for manufacturing semiconductor device | |
| JPH07201922A (en) | Method for forming solder bump on board | |
| JP3573894B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0697663B2 (en) | Method for manufacturing semiconductor device | |
| JPH03101233A (en) | Electrode structure and its manufacture | |
| CN1103119C (en) | Process for single mask C4 solder bump fabrication | |
| JPH0974096A (en) | Formation of terminal electrode for solder bump mounting | |
| JPH07240434A (en) | Bump electrode and its manufacture | |
| JPH0252436A (en) | Manufacture of solder bump | |
| JP2874184B2 (en) | Method for manufacturing semiconductor device | |
| JPH01238044A (en) | Semiconductor device | |
| JPH08213401A (en) | Bump electrode and manufacture thereof |