JP2679333B2 - ショットキー障壁接合ゲート型電界効果トランジスタ - Google Patents
ショットキー障壁接合ゲート型電界効果トランジスタInfo
- Publication number
- JP2679333B2 JP2679333B2 JP2045068A JP4506890A JP2679333B2 JP 2679333 B2 JP2679333 B2 JP 2679333B2 JP 2045068 A JP2045068 A JP 2045068A JP 4506890 A JP4506890 A JP 4506890A JP 2679333 B2 JP2679333 B2 JP 2679333B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- layer
- carrier concentration
- type
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004888 barrier function Effects 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 title claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 104
- 239000013078 crystal Substances 0.000 claims description 103
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 93
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明はショットキー障壁接合ゲート型電界効果トラ
ンジスタに関し、特に、その寄生抵抗および寄生容量の
低減に関する。
ンジスタに関し、特に、その寄生抵抗および寄生容量の
低減に関する。
[従来の技術] ショットキー障壁接合ゲート型電界効果トランジスタ
(以下、MESFETと称する)のうち、特にn型のガリウム
・ヒ素(以下、GaAsと記す)結晶層を動作層として用い
たGaAs MESFETは高周波デバイスとして優れた特性を有
し、高周波増幅素子に代表されるものが開発されて商品
化がなされている。
(以下、MESFETと称する)のうち、特にn型のガリウム
・ヒ素(以下、GaAsと記す)結晶層を動作層として用い
たGaAs MESFETは高周波デバイスとして優れた特性を有
し、高周波増幅素子に代表されるものが開発されて商品
化がなされている。
第2図は従来のこの種のGaAs MESFETの要部を示す断
面図である。
面図である。
第2図において、11は半絶縁性GaAs基板であり、この
上に各結晶層12,35,36,37が順にエピタキシャル成長で
形成されている。12は厚さ0.5μmのアンドープGaAs
層、35は厚さ530Å、キャリア濃度5×1017cm-3のn型G
aAs層、36は厚さ1000Å、キャリア密度3×1016cm-3n型
GaAs層、37は厚さ600Å、キャリア密度1×1018cm-3の
高濃度n型GaAs層である。また、38はゲート電極、39は
ソース電極、40はドレイン電極であり、ゲート電極30は
高濃度n型GaAs層37を堀込んでn型GaAs層36上に設けら
れている。
上に各結晶層12,35,36,37が順にエピタキシャル成長で
形成されている。12は厚さ0.5μmのアンドープGaAs
層、35は厚さ530Å、キャリア濃度5×1017cm-3のn型G
aAs層、36は厚さ1000Å、キャリア密度3×1016cm-3n型
GaAs層、37は厚さ600Å、キャリア密度1×1018cm-3の
高濃度n型GaAs層である。また、38はゲート電極、39は
ソース電極、40はドレイン電極であり、ゲート電極30は
高濃度n型GaAs層37を堀込んでn型GaAs層36上に設けら
れている。
このような構造のGaAs MESFETは、ゲート電極下のn
型GaAs層が低キャリア濃度の層36と高キャリア濃度の層
37の2層構造になっているので相互コンダクタンスが大
きく且つゲートバイアス依存性が小さく、更に、ゲート
電極が低キャリア濃度の層36上にあるのでゲート耐圧が
大きく、ゲート電極とn型GaAsの間に形成されるショッ
トキー障壁接合の持つ容量が小さいという利点を持って
いる。
型GaAs層が低キャリア濃度の層36と高キャリア濃度の層
37の2層構造になっているので相互コンダクタンスが大
きく且つゲートバイアス依存性が小さく、更に、ゲート
電極が低キャリア濃度の層36上にあるのでゲート耐圧が
大きく、ゲート電極とn型GaAsの間に形成されるショッ
トキー障壁接合の持つ容量が小さいという利点を持って
いる。
また、ゲート電極領域とソースおよびドレイン電極領
域の間の領域のGaAs層には高濃度n型GaAs層37が設けら
れており、寄生抵抗の低減が図られている。
域の間の領域のGaAs層には高濃度n型GaAs層37が設けら
れており、寄生抵抗の低減が図られている。
[発明が解決しようとする課題] しかしながら、上述した従来のGaAs MESFETでは、オ
ーミック電極であるソース電極39,ドレイン電極40が動
作層であるn型GaAs層35に直接つながっておらずに低濃
度のn型GaAs36層を介しているため、寄生抵抗の低減が
充分でないという問題があった。また、ゲート電極38が
高濃度n型GaAs層37に近接しているため、寄生容量が大
きいという問題があった。
ーミック電極であるソース電極39,ドレイン電極40が動
作層であるn型GaAs層35に直接つながっておらずに低濃
度のn型GaAs36層を介しているため、寄生抵抗の低減が
充分でないという問題があった。また、ゲート電極38が
高濃度n型GaAs層37に近接しているため、寄生容量が大
きいという問題があった。
また、ゲート電極38を設けるのに高濃度GaAs層37を堀
込む工程が必要となるため、この工程での作業バラツキ
により、MESFETの特性が安定しないという問題点もあっ
た。
込む工程が必要となるため、この工程での作業バラツキ
により、MESFETの特性が安定しないという問題点もあっ
た。
[課題を解決するための手段] 本発明のショットキー障壁接合ゲート型電界効果トラ
ンジスタ(MESFET)は、半絶縁性ガリウム・ヒ素基板上
にアンドーブのガリウム・ヒ素結晶層を含めて形成され
たバッファ層と、バッファ層上に形成された第1キャリ
ア濃度の第1n型ガリウム・ヒ素結晶層と、第1n型ガリウ
ム・ヒ素結晶上に形成された第1キャリア濃度より低い
第2キャリア濃度の第2n型ガリウム・ヒ素結晶層と、第
2n型ガリウム・ヒ素結晶層上にショットキー障壁金属を
用いて設けられたゲート電極と、ゲート電極の両側に設
けられた一対のオーミック電極とを有するショットキー
障壁接合ゲート型電界効果トランジスタであって、一対
のオーミック電極下に第1キャリア濃度より高い第3キ
ャリア濃度の第3n型ガリウム・ヒ素結晶層を設け、第3n
型ガリウム・ヒ素結晶層と第1n型ガリウム・ヒ素結晶層
および第2n型ガリウム・ヒ素結晶層との間に、キャリア
濃度が第1キャリア濃度以上で且つ層厚が第1n型ガリウ
ム・ヒ素結晶層と第2n型ガリウム・ヒ素結晶層との和に
等しい第4n型ガリウム・ヒ素結晶層を設けたことを特徴
とする。
ンジスタ(MESFET)は、半絶縁性ガリウム・ヒ素基板上
にアンドーブのガリウム・ヒ素結晶層を含めて形成され
たバッファ層と、バッファ層上に形成された第1キャリ
ア濃度の第1n型ガリウム・ヒ素結晶層と、第1n型ガリウ
ム・ヒ素結晶上に形成された第1キャリア濃度より低い
第2キャリア濃度の第2n型ガリウム・ヒ素結晶層と、第
2n型ガリウム・ヒ素結晶層上にショットキー障壁金属を
用いて設けられたゲート電極と、ゲート電極の両側に設
けられた一対のオーミック電極とを有するショットキー
障壁接合ゲート型電界効果トランジスタであって、一対
のオーミック電極下に第1キャリア濃度より高い第3キ
ャリア濃度の第3n型ガリウム・ヒ素結晶層を設け、第3n
型ガリウム・ヒ素結晶層と第1n型ガリウム・ヒ素結晶層
および第2n型ガリウム・ヒ素結晶層との間に、キャリア
濃度が第1キャリア濃度以上で且つ層厚が第1n型ガリウ
ム・ヒ素結晶層と第2n型ガリウム・ヒ素結晶層との和に
等しい第4n型ガリウム・ヒ素結晶層を設けたことを特徴
とする。
[実施例] 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例に係るGaAsMESFETの断面図
である。第1図において、11は半絶縁性GaAs基板、12は
厚さ1μmのアンドープGaAs結晶層、13は厚さ2000Åの
アンドープAlGaAs結晶層、14は厚さ500ÅのアンドーブG
aAs結晶層であり、これら結晶層12〜14がバッファ層を
形成している。結晶層15は厚さ730Å、キャリア濃度3
×1017cm-3のn型GaAs結晶層であり、結晶層14上に形成
されている。結晶層16は厚さ600Å、キャリア濃度5×1
016cm-3のn型GaAs結晶層であり、結晶層15上に形成さ
れている。
である。第1図において、11は半絶縁性GaAs基板、12は
厚さ1μmのアンドープGaAs結晶層、13は厚さ2000Åの
アンドープAlGaAs結晶層、14は厚さ500ÅのアンドーブG
aAs結晶層であり、これら結晶層12〜14がバッファ層を
形成している。結晶層15は厚さ730Å、キャリア濃度3
×1017cm-3のn型GaAs結晶層であり、結晶層14上に形成
されている。結晶層16は厚さ600Å、キャリア濃度5×1
016cm-3のn型GaAs結晶層であり、結晶層15上に形成さ
れている。
尚、結晶層12〜16はMBE法あるいはMOVPE法により順次
エピタキシャル成長された結晶層である。
エピタキシャル成長された結晶層である。
結晶層17は元々結晶層15および16として形成された層
の一部から形成され、結晶層17の層厚は結晶層15と16と
の和に等しくなっている。すなわち、結晶層17の上層部
分は、n型GaAs結晶層16として形成された層の一部にシ
リコンを、加速エネルギー50keVで2×1012個/cm2イオ
ン注入した後、電気的に活性化して形成したN型GaAs結
晶層であり、その平均的キャリア濃度は結晶層17の下層
部分を成すn型GaAs結晶層15と同等となっている。結晶
層18は、元々GaAs結晶層14,15,16として形成された層の
一部に、シリコンを加速エネルギー100kevで2×1013個
/cm2イオン注入した後、活性化して形成した高濃度n型
GaAs結晶層であり、その平均的キャリア濃度は1×1018
cm-3である。
の一部から形成され、結晶層17の層厚は結晶層15と16と
の和に等しくなっている。すなわち、結晶層17の上層部
分は、n型GaAs結晶層16として形成された層の一部にシ
リコンを、加速エネルギー50keVで2×1012個/cm2イオ
ン注入した後、電気的に活性化して形成したN型GaAs結
晶層であり、その平均的キャリア濃度は結晶層17の下層
部分を成すn型GaAs結晶層15と同等となっている。結晶
層18は、元々GaAs結晶層14,15,16として形成された層の
一部に、シリコンを加速エネルギー100kevで2×1013個
/cm2イオン注入した後、活性化して形成した高濃度n型
GaAs結晶層であり、その平均的キャリア濃度は1×1018
cm-3である。
また、結晶層16上に設けられた電極19はn型GaAs結晶
層16とショットキー障壁と成す金属(例えば、タングス
テンシリサイド)で形成されている。電極19上の電極20
はゲート抵抗を小さくするための低抵抗金属(例えばチ
タン,白金,金の積構造の金属)で形成されており、こ
れら電極19と20でゲート長0.3μmのゲート電極が構成
されている。ゲート電極の両側の高濃度n型GaAs結晶層
18上に設けられた電極21,22は高濃度n型GaAs結晶層18
とオーミック接合を形成する金属(例えば金とゲルマニ
ウムの合金とニッケルをアロイしたもの)で形成されて
おり、電極21がソース電極、電極22がドレイン電極であ
る。
層16とショットキー障壁と成す金属(例えば、タングス
テンシリサイド)で形成されている。電極19上の電極20
はゲート抵抗を小さくするための低抵抗金属(例えばチ
タン,白金,金の積構造の金属)で形成されており、こ
れら電極19と20でゲート長0.3μmのゲート電極が構成
されている。ゲート電極の両側の高濃度n型GaAs結晶層
18上に設けられた電極21,22は高濃度n型GaAs結晶層18
とオーミック接合を形成する金属(例えば金とゲルマニ
ウムの合金とニッケルをアロイしたもの)で形成されて
おり、電極21がソース電極、電極22がドレイン電極であ
る。
すなわち、本実施例のGaAsMESFETは、半絶縁性GaAs基
板11上にアンドープGaAs結晶層を含めて構成したバッフ
ァ層12〜14を形成し、このバッファ層上に中程度のキャ
リア濃度(3×1017cm-3)のn型GaAs結晶層15を形成
し、このn型GaAs結晶層15上に低いキャリア濃度(5×
1016cm-3)のn型GaAs結晶層16を形成し、このn型GaAs
結晶層16上にショットキー障壁金属を用いてゲート電極
19を設け、ゲート電極両側に一対のオーミック電極21,2
2を設け、オーミック電極21,22下に高いキャリア濃度
(1×1018cm-3)のn型GaAs結晶層18を形成し、n型Ga
As結晶層18とn型GaAs結晶層15およびn型GaAs結晶層16
との間に、キャリア濃度がn型GaAs結晶層15と等しく且
つ層厚がn型GaAs結晶層15とn型GaAs結晶層16との和に
等しいn型GaAs結晶層17を形成した構造となっている。
板11上にアンドープGaAs結晶層を含めて構成したバッフ
ァ層12〜14を形成し、このバッファ層上に中程度のキャ
リア濃度(3×1017cm-3)のn型GaAs結晶層15を形成
し、このn型GaAs結晶層15上に低いキャリア濃度(5×
1016cm-3)のn型GaAs結晶層16を形成し、このn型GaAs
結晶層16上にショットキー障壁金属を用いてゲート電極
19を設け、ゲート電極両側に一対のオーミック電極21,2
2を設け、オーミック電極21,22下に高いキャリア濃度
(1×1018cm-3)のn型GaAs結晶層18を形成し、n型Ga
As結晶層18とn型GaAs結晶層15およびn型GaAs結晶層16
との間に、キャリア濃度がn型GaAs結晶層15と等しく且
つ層厚がn型GaAs結晶層15とn型GaAs結晶層16との和に
等しいn型GaAs結晶層17を形成した構造となっている。
このような構造のGaAs MESFETは、オーミック電極21,
22が高濃度n型GaAs結晶層18を介して動作層15とつなが
っており、また、ゲート電極領域と高濃度n型GaAs結晶
層18の間の領域のGaAs結晶層17もキャリア濃度が高めら
れているため寄生抵抗が低減され、ソース抵抗として0.
7Ω・mmが得られた。また、ゲート電極19がキャリア濃
度が5×1016cm-3と低濃度のGaAs結晶層16上にあるた
め、ゲート・ドレイン間耐圧が19Vと大きく、第2図に
示した従来例のように高濃度n型GaAs結晶層がゲート電
極に近接していないので寄生容量が低減された。
22が高濃度n型GaAs結晶層18を介して動作層15とつなが
っており、また、ゲート電極領域と高濃度n型GaAs結晶
層18の間の領域のGaAs結晶層17もキャリア濃度が高めら
れているため寄生抵抗が低減され、ソース抵抗として0.
7Ω・mmが得られた。また、ゲート電極19がキャリア濃
度が5×1016cm-3と低濃度のGaAs結晶層16上にあるた
め、ゲート・ドレイン間耐圧が19Vと大きく、第2図に
示した従来例のように高濃度n型GaAs結晶層がゲート電
極に近接していないので寄生容量が低減された。
尚、本実施例ではドレイン側の高濃度N型GaAs結晶層
18とゲート電極19との間隔t1(0.6μm)を、ソース側
の高濃度n型GaAs結晶層18とゲート電極19との間隔t2
(0.3μm)より大きくしており、ゲート・ドレイン間
耐圧の向上、寄生容量の低減に寄与させている。本構造
のパワーFETとしての特性は、ゲート幅840μm測定周波
数18GH8で1dB圧縮点出力24.8dBm、線形利得8.4dBが得ら
れた。また、本構造ではゲート電極下と他の領域のGaAs
結晶層の結晶学的厚さが等しく、ゲート電極下の領域の
GaAs結晶層を堀込む必要がないので、工程上のバラツキ
要因が少なくなり、歩留まりも向上した。
18とゲート電極19との間隔t1(0.6μm)を、ソース側
の高濃度n型GaAs結晶層18とゲート電極19との間隔t2
(0.3μm)より大きくしており、ゲート・ドレイン間
耐圧の向上、寄生容量の低減に寄与させている。本構造
のパワーFETとしての特性は、ゲート幅840μm測定周波
数18GH8で1dB圧縮点出力24.8dBm、線形利得8.4dBが得ら
れた。また、本構造ではゲート電極下と他の領域のGaAs
結晶層の結晶学的厚さが等しく、ゲート電極下の領域の
GaAs結晶層を堀込む必要がないので、工程上のバラツキ
要因が少なくなり、歩留まりも向上した。
尚、本実施例ではバッファ層としてオンドープGaAs結
晶層12とアンドープAlGaAs結晶層13とアンドープGaAs結
晶層14の三層構造の層を用いた。これは、アンドープAl
GaAs結晶層により、基板側を流れる電流を抑え相互コン
ダクタンスの下づまりを小さくしたものである。同様の
効果はアンドープAlGaAs結晶層に限らず、P型GaAs結晶
層あるいは、P型AlGaAs結晶層、あるいはGaAs層とAlGa
As層を用いた超格子層を用いても得られる。
晶層12とアンドープAlGaAs結晶層13とアンドープGaAs結
晶層14の三層構造の層を用いた。これは、アンドープAl
GaAs結晶層により、基板側を流れる電流を抑え相互コン
ダクタンスの下づまりを小さくしたものである。同様の
効果はアンドープAlGaAs結晶層に限らず、P型GaAs結晶
層あるいは、P型AlGaAs結晶層、あるいはGaAs層とAlGa
As層を用いた超格子層を用いても得られる。
但し、製造上これらの結晶層を用いることができない
場合は、バッファ層をアンドーブGaAs結晶層のみで形成
してもよい。
場合は、バッファ層をアンドーブGaAs結晶層のみで形成
してもよい。
また、本発明はゲート電極領域と高濃度n型GaAs結晶
層18の間の領域のGaAs結晶層17のキャリア濃度をn型Ga
As結晶層15のキャリア濃度より大きく且つ高濃度n型Ga
As結晶層18のキャリア濃度より小さくしてもよい。例え
ば、上記実施例の条件下で、GaAs結晶層17のキャリア濃
度を6×1017cm-3にした場合、上記の実施例より寄生抵
抗が低減され、ソース抵抗として0.6Ω・mmが得られ
た。尚、この構造は上記の実施例において、結晶層17を
形成するために実施したイオン注入を、例えば加速エネ
ルギー80keVと加速エネルギー50keVとして元々は結晶層
16,15として形成された部分に二重注入とすることによ
り得られる。
層18の間の領域のGaAs結晶層17のキャリア濃度をn型Ga
As結晶層15のキャリア濃度より大きく且つ高濃度n型Ga
As結晶層18のキャリア濃度より小さくしてもよい。例え
ば、上記実施例の条件下で、GaAs結晶層17のキャリア濃
度を6×1017cm-3にした場合、上記の実施例より寄生抵
抗が低減され、ソース抵抗として0.6Ω・mmが得られ
た。尚、この構造は上記の実施例において、結晶層17を
形成するために実施したイオン注入を、例えば加速エネ
ルギー80keVと加速エネルギー50keVとして元々は結晶層
16,15として形成された部分に二重注入とすることによ
り得られる。
[発明の効果] 以上説明したように、本発明のGaAs MESFETは、ゲー
ト電極を低濃度のn型GaAs結晶層上に形成し、また、ソ
ースおよびドレイン電極を、低濃度のn型GaAs結晶層を
介さずに、高濃度n型GaAs結晶層を介して動作層である
n型GaAs結晶層と電気的に接続し、また、ゲート電極領
域と高濃度n型GaAs結晶層の間の領域のGaAs結晶層も低
抵抗化されているため、寄生抵抗が小さく、また、高濃
度n型GaAs結晶層がゲート電極に近接していないので寄
生容量が小さいという効果を有する。また、ゲート電極
下の領域の結晶層を堀込む必要がなくなるため、工程上
のバラツキを防止して、歩留まり良く特性の安定したGa
As MESFETを得ることができる。
ト電極を低濃度のn型GaAs結晶層上に形成し、また、ソ
ースおよびドレイン電極を、低濃度のn型GaAs結晶層を
介さずに、高濃度n型GaAs結晶層を介して動作層である
n型GaAs結晶層と電気的に接続し、また、ゲート電極領
域と高濃度n型GaAs結晶層の間の領域のGaAs結晶層も低
抵抗化されているため、寄生抵抗が小さく、また、高濃
度n型GaAs結晶層がゲート電極に近接していないので寄
生容量が小さいという効果を有する。また、ゲート電極
下の領域の結晶層を堀込む必要がなくなるため、工程上
のバラツキを防止して、歩留まり良く特性の安定したGa
As MESFETを得ることができる。
第1図は本発明の一実施例に係るGaAs MESFETの断面
図、第2図は従来例に係るGaAs MESFETの断面図であ
る。 11……半絶縁性GaAs基板、 12……アンドープGaAs結晶層、 13……アンドープAlGaAs層、 14……アンドープGaAs層、 15……キャリア濃度が中程度のn型GaAs結晶層、 16……キャリア濃度が低いn型GaAs結晶層、 17……n型GaAs結晶層、 18……キャリア濃度が高いn型GaAs結晶層、 19,20……ゲート電極、 21……ソース電極、 22……ドレイン電極。
図、第2図は従来例に係るGaAs MESFETの断面図であ
る。 11……半絶縁性GaAs基板、 12……アンドープGaAs結晶層、 13……アンドープAlGaAs層、 14……アンドープGaAs層、 15……キャリア濃度が中程度のn型GaAs結晶層、 16……キャリア濃度が低いn型GaAs結晶層、 17……n型GaAs結晶層、 18……キャリア濃度が高いn型GaAs結晶層、 19,20……ゲート電極、 21……ソース電極、 22……ドレイン電極。
Claims (2)
- 【請求項1】半絶縁性ガリウム・ヒ素基板上にアンドー
プのガリウム・ヒ素結晶層を含めて形成されたバッファ
層と、バッファ層上に形成された第1キャリア濃度の第
1n型ガリウム・ヒ素結晶層と、第1n型ガリウム・ヒ素結
晶上に形成された第1キャリア濃度より低い第2キャリ
ア濃度の第2n型ガリウム・ヒ素結晶層と、第2n型ガリウ
ム・ヒ素結晶層上にショットキー障壁金属を用いて設け
られたゲート電極と、ゲート電極の両側に設けられた一
対のオーミック電極とを有するショットキー障壁接合ゲ
ート型電界効果トランジスタであって、一対のオーミッ
ク電極下に第1キャリア濃度より高い第3キャリア濃度
の第3n型ガリウム・ヒ素結晶層を設け、第3n型ガリウム
・ヒ素結晶層と第1n型ガリウム・ヒ素結晶層および第2n
型ガリウム・ヒ素結晶層との間に、キャリア濃度が第1
キャリア濃度以上で且つ層厚が第1n型ガリウム・ヒ素結
晶層と第2n型ガリウム・ヒ素結晶層との和に等しい第4n
型ガリウム・ヒ素結晶層を設けたことを特徴とするショ
ットキー障壁接合ゲート型電界効果トランジスタ。 - 【請求項2】前記第4n型ガリウム・ヒ素結晶層のキャリ
ア濃度が第1キャリア濃度と略同一である特許請求の範
囲第1項記載のショットキー障壁接合ゲート型電界効果
トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2045068A JP2679333B2 (ja) | 1990-02-26 | 1990-02-26 | ショットキー障壁接合ゲート型電界効果トランジスタ |
US07/660,897 US5087950A (en) | 1990-02-26 | 1991-02-26 | Schottky barrier junction gate field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2045068A JP2679333B2 (ja) | 1990-02-26 | 1990-02-26 | ショットキー障壁接合ゲート型電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03248436A JPH03248436A (ja) | 1991-11-06 |
JP2679333B2 true JP2679333B2 (ja) | 1997-11-19 |
Family
ID=12709031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2045068A Expired - Fee Related JP2679333B2 (ja) | 1990-02-26 | 1990-02-26 | ショットキー障壁接合ゲート型電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5087950A (ja) |
JP (1) | JP2679333B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653241A (ja) * | 1992-08-03 | 1994-02-25 | Nec Corp | 電界効果トランジスタの製造方法 |
US5364816A (en) * | 1993-01-29 | 1994-11-15 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication method for III-V heterostructure field-effect transistors |
JP2674495B2 (ja) * | 1993-12-27 | 1997-11-12 | 日本電気株式会社 | 半導体装置 |
KR100211070B1 (ko) * | 1994-08-19 | 1999-07-15 | 아끼구사 나오유끼 | 반도체 장치 및 그 제조방법 |
US6150680A (en) * | 1998-03-05 | 2000-11-21 | Welch Allyn, Inc. | Field effect semiconductor device having dipole barrier |
JP3705431B2 (ja) * | 2002-03-28 | 2005-10-12 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
US8174048B2 (en) * | 2004-01-23 | 2012-05-08 | International Rectifier Corporation | III-nitride current control device and method of manufacture |
EP1641029A1 (en) * | 2004-09-27 | 2006-03-29 | STMicroelectronics S.r.l. | Process for manufacturing a Schottky contact on a semiconductor substrate |
US7553704B2 (en) * | 2005-06-28 | 2009-06-30 | Freescale Semiconductor, Inc. | Antifuse element and method of manufacture |
US9029866B2 (en) * | 2009-08-04 | 2015-05-12 | Gan Systems Inc. | Gallium nitride power devices using island topography |
US9818857B2 (en) | 2009-08-04 | 2017-11-14 | Gan Systems Inc. | Fault tolerant design for large area nitride semiconductor devices |
KR20120041237A (ko) * | 2009-08-04 | 2012-04-30 | 갠 시스템즈 인크. | 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터 |
US8791508B2 (en) | 2010-04-13 | 2014-07-29 | Gan Systems Inc. | High density gallium nitride devices using island topology |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4393578A (en) * | 1980-01-02 | 1983-07-19 | General Electric Company | Method of making silicon-on-sapphire FET |
USH368H (en) * | 1980-09-16 | 1987-11-03 | The United States Of America As Represented By The Secretary Of The Navy | Field-effect transistor |
US4636822A (en) * | 1984-08-27 | 1987-01-13 | International Business Machines Corporation | GaAs short channel lightly doped drain MESFET structure and fabrication |
JPH0831484B2 (ja) * | 1986-10-16 | 1996-03-27 | 株式会社日立製作所 | 電界効果トランジスタの製造方法 |
JPS63182866A (ja) * | 1987-01-26 | 1988-07-28 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-02-26 JP JP2045068A patent/JP2679333B2/ja not_active Expired - Fee Related
-
1991
- 1991-02-26 US US07/660,897 patent/US5087950A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5087950A (en) | 1992-02-11 |
JPH03248436A (ja) | 1991-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5250826A (en) | Planar HBT-FET Device | |
US4641161A (en) | Heterojunction device | |
JP2679333B2 (ja) | ショットキー障壁接合ゲート型電界効果トランジスタ | |
US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
JPH0324782B2 (ja) | ||
JP3127874B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
JPS6356710B2 (ja) | ||
JPS61147577A (ja) | 相補型半導体装置 | |
JP2891244B2 (ja) | 電界効果トランジスタ | |
US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
JP3421306B2 (ja) | 化合物半導体装置 | |
JPH06188271A (ja) | 電界効果トランジスタ | |
US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
JPS63161677A (ja) | 電界効果トランジスタ | |
JPS59181060A (ja) | 半導体装置 | |
JP2643890B2 (ja) | トンネルトランジスタ | |
JPH0797638B2 (ja) | 電界効果トランジスタ | |
EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JP3053862B2 (ja) | 半導体装置 | |
KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
JPS6068661A (ja) | 半導体装置 | |
JPH05343435A (ja) | 半導体装置 | |
JP2964625B2 (ja) | 化合物半導体電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070801 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080801 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |