JPS62108099A - Ｉｃカ−ド - Google Patents
Ｉｃカ−ドInfo
- Publication number
- JPS62108099A JPS62108099A JP60249594A JP24959485A JPS62108099A JP S62108099 A JPS62108099 A JP S62108099A JP 60249594 A JP60249594 A JP 60249594A JP 24959485 A JP24959485 A JP 24959485A JP S62108099 A JPS62108099 A JP S62108099A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- card
- fuse
- control input
- write control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＩＣカードの書き替え禁止処理を簡単なアース回路の切
断により容易に行えるようにしたものである。
断により容易に行えるようにしたものである。
本発明はＩＣカードに係り、特に書き替え禁止処理を容
易に実行可能としたＩＣカードに関する。
易に実行可能としたＩＣカードに関する。
近年磁気カードより道かに記憶容量のあるＩＣカードが
普及しつつある。しかしながら磁気カードと同様に適当
な装置があれば記録内容の書き替えは容易に行えるもの
が多い。
普及しつつある。しかしながら磁気カードと同様に適当
な装置があれば記録内容の書き替えは容易に行えるもの
が多い。
ＩＣカードの用途によっては、その記録内容の書き替え
を禁止しなければならないものがある。
を禁止しなければならないものがある。
例えば証書、通達文書等がある。書き替えを禁止するた
めにはマイクロＣＰＵ等をＩＣカードに搭載し、プログ
ラムの判断機能により不正な書き替えを防止しているが
、搭載回路が複雑となるので簡便な書き替え禁止越理方
法の開発が望まれている。
めにはマイクロＣＰＵ等をＩＣカードに搭載し、プログ
ラムの判断機能により不正な書き替えを防止しているが
、搭載回路が複雑となるので簡便な書き替え禁止越理方
法の開発が望まれている。
従来のＩＣカードに搭載するメモリの一つにヒユーズ式
ＲＯＭが知られている。これはマトリックス回路にヒユ
ーズを備えたビットメモリを用い、ヒユーズを溶断する
ことにより書き込みを行う方式であって一度書き込むと
溶断したビットを訂正することはできない。
ＲＯＭが知られている。これはマトリックス回路にヒユ
ーズを備えたビットメモリを用い、ヒユーズを溶断する
ことにより書き込みを行う方式であって一度書き込むと
溶断したビットを訂正することはできない。
したがってヒユーズ式ＲＯＭを用いて書き替え禁止のデ
ー′少記録を行うためには、最終データが出来上がるま
で別の記録媒体にデータを入れておく不便がある。
ー′少記録を行うためには、最終データが出来上がるま
で別の記録媒体にデータを入れておく不便がある。
この欠点を補うＲＯＭとして光学的に消去可能なＥＰＲ
ＯＭあるいは電気的に消去可能なＥＥＦＲＯＭが知られ
ている。これらのＲＯＭは適当な装置があれば消去、再
書き込みが可能となる。
ＯＭあるいは電気的に消去可能なＥＥＦＲＯＭが知られ
ている。これらのＲＯＭは適当な装置があれば消去、再
書き込みが可能となる。
ＥＥＰＲＯＭを記憶素子とするＩＣカードではそのカー
ドにマイクロＣＰＵを内蔵せしめ、プログラムにより不
正な書き替えを防止している。
ドにマイクロＣＰＵを内蔵せしめ、プログラムにより不
正な書き替えを防止している。
前記ヒユーズ式ＲＯＭでは別の記録媒体を伴う不便があ
り、かつ部分的に溶断されていないビットが溶断される
可能性が残る欠点があり、また、ＥＦＲＯＭあるいはＥ
ＥＰＲＯＭは適当な装置があれば消去、再書き込みが可
能となり不正な書き替えを防止できない欠点がある。
り、かつ部分的に溶断されていないビットが溶断される
可能性が残る欠点があり、また、ＥＦＲＯＭあるいはＥ
ＥＰＲＯＭは適当な装置があれば消去、再書き込みが可
能となり不正な書き替えを防止できない欠点がある。
マイクロＣＰＵを内蔵するＩＣカードは高価となる欠点
がある。
がある。
本発明は上記従来の欠点に鑑みて創作されたもので、書
き替え禁止処理を容易に実行可能な簡便なアース回路を
具備するＩＣカードの提供を目的とする。
き替え禁止処理を容易に実行可能な簡便なアース回路を
具備するＩＣカードの提供を目的とする。
本発明のＩＣカードは第１図に示すように、書き込み制
御入力回路２ （ｌｌｉｇｈレベルで書き込み可、Ｌｏ
ｗレベルで書き込み禁止状態と定義されているものとる
）を有するメモリ３を具備してなるＩＣカード１におい
て、前記書き込み制御入力回路２にヒユーズ回路４を設
けると共に、機械的な切断が行われたとき前記ヒユーズ
回路４を断とし、前記書き込み制御入力回路２の出力を
書き込み不可状態とするアース回路５を設けたことを特
徴とする。
御入力回路２ （ｌｌｉｇｈレベルで書き込み可、Ｌｏ
ｗレベルで書き込み禁止状態と定義されているものとる
）を有するメモリ３を具備してなるＩＣカード１におい
て、前記書き込み制御入力回路２にヒユーズ回路４を設
けると共に、機械的な切断が行われたとき前記ヒユーズ
回路４を断とし、前記書き込み制御入力回路２の出力を
書き込み不可状態とするアース回路５を設けたことを特
徴とする。
アース回路５を破線で示すカード切断線６の位置でＩＣ
カード１の角部と共に切断除去すると、書き込み制御入
力回路２のインバータ７の入力側はアース電位から浮き
上がり、供電端子Ｖｃから論理値“１”が印加される。
カード１の角部と共に切断除去すると、書き込み制御入
力回路２のインバータ７の入力側はアース電位から浮き
上がり、供電端子Ｖｃから論理値“１”が印加される。
これによりインバータ７の内蔵するトランジスタ８はノ
ーバイアスとなるため、供電端子Ｖｃからヒユーズ回路
４とトランジスタ８を介して過電流がアースに流れ、ヒ
ユーズ回路４は溶断される。
ーバイアスとなるため、供電端子Ｖｃからヒユーズ回路
４とトランジスタ８を介して過電流がアースに流れ、ヒ
ユーズ回路４は溶断される。
この結果インバータ７の出力側は書き込み不可を表す論
理値“０”となり書き込み禁止状態となる。
理値“０”となり書き込み禁止状態となる。
したがって書き替えは不可能どなる。
以下本発明の実施例を図面によって詳述する。
なお、構成、動作の説明を理解し易くするために企図を
通じて同一部分には同一符号を付してその重複説明を省
略する。
通じて同一部分には同一符号を付してその重複説明を省
略する。
第１図は本実施例の回路図を示す。図において、１はＩ
Ｃカードであって書き込み制御入力回路２を有するメモ
リ３を具備している。メモリ３は書き込み禁止処理がな
されるまでは消去、再書き込みが可能な例えば［Ｆ、Ｐ
ＲＯＭ等で構成される。
Ｃカードであって書き込み制御入力回路２を有するメモ
リ３を具備している。メモリ３は書き込み禁止処理がな
されるまでは消去、再書き込みが可能な例えば［Ｆ、Ｐ
ＲＯＭ等で構成される。
４はヒユーズ回路で書き込み制御入力回路２の出力端（
メモリ３の制御入力端）と供電端子Ｖｃとの間に挿入さ
れている。５はアース回路であって書き込み制御入力回
路２の入力端とアースとの間に挿入され、かつ破線で示
すＩＣカード１の切断線６の位置で切断できるように構
成されている。
メモリ３の制御入力端）と供電端子Ｖｃとの間に挿入さ
れている。５はアース回路であって書き込み制御入力回
路２の入力端とアースとの間に挿入され、かつ破線で示
すＩＣカード１の切断線６の位置で切断できるように構
成されている。
あるいはアース回路５の直上から穴を打ち抜いて切断し
てもよい。
てもよい。
７は前記書き込み制御入力回路２を構成するインバータ
、８はイン、バータフの出力側に内蔵されたトランジス
タでコレクタが出力端子に、エミッタがアースに接続さ
れている。
、８はイン、バータフの出力側に内蔵されたトランジス
タでコレクタが出力端子に、エミッタがアースに接続さ
れている。
このような構成において、ＩＣカード２の左下角部をカ
ード切断線６から切断除去ると、アース回路５は切断さ
れる。このアース回路５が切断された後ＩＣカード１を
装置に挿入するとインバータフの入力側はアース電位か
ら浮上がり、該インバータ７には供電端子Ｖｃから論理
値“１”が印加される。これによりインバータ７の内蔵
するトランジスタ８は、ノーバイアスとなるため供電端
子Ｖｃからヒユーズ回路４とトランジスタ８を介して過
電流がアースに流れる。この結果ヒユーズ回路４のヒユ
ーズはトランジスタ８が破壊される前に溶断される。
ード切断線６から切断除去ると、アース回路５は切断さ
れる。このアース回路５が切断された後ＩＣカード１を
装置に挿入するとインバータフの入力側はアース電位か
ら浮上がり、該インバータ７には供電端子Ｖｃから論理
値“１”が印加される。これによりインバータ７の内蔵
するトランジスタ８は、ノーバイアスとなるため供電端
子Ｖｃからヒユーズ回路４とトランジスタ８を介して過
電流がアースに流れる。この結果ヒユーズ回路４のヒユ
ーズはトランジスタ８が破壊される前に溶断される。
これによって、インバータ７の出力側は書き込み不可を
表す論理値゛″０”となる。したがってデータを入力し
ても書き込みは不可能となる。すなわち書き替え禁止処
理が簡単なアース回路５の機械的切断により実行される
ことになる。
表す論理値゛″０”となる。したがってデータを入力し
ても書き込みは不可能となる。すなわち書き替え禁止処
理が簡単なアース回路５の機械的切断により実行される
ことになる。
なお、アース回路５の切断は前記したＩＣカード１の角
部を切断除去する手段の他に同回路の真上から穴を打ち
抜いて切断する手法も適用できる。
部を切断除去する手段の他に同回路の真上から穴を打ち
抜いて切断する手法も適用できる。
第２図は本発明応用実施例の回路図を示す。図において
、１１はパッケージに封入された例えばデュアルインラ
イン形のピンを有するＩＣであってＲＯＭを内蔵するＩ
Ｃカードの変形を示す。■２はＩＣソケット、１３はプ
リント板等を示す。このようにパッケージ形の場合には
第１図におけるアース回路５に相当する機能を特定のピ
ン１４に割り付けし、ピン１４がＩＣソケット１２に挿
入されている間はＩＣソケット１２を介してアースと接
続され、書き込み禁止処理は特定のピン１４をパンケー
ジの付は根から折り取るこ上により成立する。
、１１はパッケージに封入された例えばデュアルインラ
イン形のピンを有するＩＣであってＲＯＭを内蔵するＩ
Ｃカードの変形を示す。■２はＩＣソケット、１３はプ
リント板等を示す。このようにパッケージ形の場合には
第１図におけるアース回路５に相当する機能を特定のピ
ン１４に割り付けし、ピン１４がＩＣソケット１２に挿
入されている間はＩＣソケット１２を介してアースと接
続され、書き込み禁止処理は特定のピン１４をパンケー
ジの付は根から折り取るこ上により成立する。
ｃ本発明の効果〕
以上詳細に説明したように本発明のＩＣカードによれば
、書き替え禁止処理が簡単に実行可能で低コストかつ高
信顛性のＩＣカードが実現できる。
、書き替え禁止処理が簡単に実行可能で低コストかつ高
信顛性のＩＣカードが実現できる。
第１図は本発明実施例の回路図、
第２図は本発明応用実施例の回路図を示す。
Claims (1)
- 【特許請求の範囲】 書き込み制御入力回路（２）を有するメモリ（３）を具
備してなるＩＣカード（１）において、 前記書き込み制御入力回路（２）にヒューズ回路（４）
を設けると共に、 機械的な切断が行われたとき前記ヒューズ回路（４）を
断とし、前記書き込み制御入力回路（２）の出力を書き
込み不可状態とするアース回路（５）を設けたことを特
徴とするＩＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249594A JPS62108099A (ja) | 1985-11-06 | 1985-11-06 | Ｉｃカ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249594A JPS62108099A (ja) | 1985-11-06 | 1985-11-06 | Ｉｃカ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62108099A true JPS62108099A (ja) | 1987-05-19 |
Family
ID=17195337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249594A Pending JPS62108099A (ja) | 1985-11-06 | 1985-11-06 | Ｉｃカ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62108099A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006264114A (ja) * | 2005-03-24 | 2006-10-05 | Toppan Forms Co Ltd | 通信用回路保持体 |
| JP2008117107A (ja) * | 2006-11-02 | 2008-05-22 | Hitachi Ltd | ストレージシステム |
| JP2008233972A (ja) * | 2007-03-16 | 2008-10-02 | Buffalo Inc | メモリ装置及びその製造方法 |
| US7812706B2 (en) | 2003-04-25 | 2010-10-12 | Sharp Kabushiki Kaisha | Tag, and method and system using the same |
-
1985
- 1985-11-06 JP JP60249594A patent/JPS62108099A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7812706B2 (en) | 2003-04-25 | 2010-10-12 | Sharp Kabushiki Kaisha | Tag, and method and system using the same |
| JP2006264114A (ja) * | 2005-03-24 | 2006-10-05 | Toppan Forms Co Ltd | 通信用回路保持体 |
| JP4628835B2 (ja) * | 2005-03-24 | 2011-02-09 | トッパン・フォームズ株式会社 | 通信用回路保持体 |
| JP2008117107A (ja) * | 2006-11-02 | 2008-05-22 | Hitachi Ltd | ストレージシステム |
| JP2008233972A (ja) * | 2007-03-16 | 2008-10-02 | Buffalo Inc | メモリ装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468307C (zh) | 存储卡和搭载在存储卡中的卡用控制器以及存储卡的处理装置 | |
| JP3461234B2 (ja) | データ保護回路 | |
| US5974513A (en) | IC memory card having read/write inhibit capabilities | |
| KR20100107453A (ko) | 1회 기록 메모리 디바이스와 다수 회 기록 메모리 디바이스를 포함하는 컴퓨터용 스토리지 서브 시스템 및 관련 방법 | |
| EP0483978B1 (en) | I.C. card | |
| KR100453471B1 (ko) | 플래시 메모리 재기입 회로, ｉｃ 카드용 ｌｓｉ,ｉｃ카드, 플래시 메모리 재기입 방법 및 플래시 메모리재기입 프로그램 | |
| JPS62108099A (ja) | Ｉｃカ−ド | |
| JPS6118840B2 (ja) | ||
| JP4231148B2 (ja) | 携帯可能記憶媒体及びその発行方法 | |
| JP3668514B2 (ja) | 半導体記憶装置 | |
| JP4564321B2 (ja) | カード型電子機器 | |
| US6594777B1 (en) | Semiconductor memory device | |
| JPH06119510A (ja) | メモリカード | |
| JP4326054B2 (ja) | 半導体電子記憶装置においてデータを保護する方法及び半導体電子記憶装置 | |
| JPH04124790A (ja) | Ｒａｍカード | |
| JPH049679B2 (ja) | ||
| JP2523570B2 (ja) | Ｉｃカ−ド | |
| JPH0363783A (ja) | Ｉｃメモリカード | |
| KR20000020105A (ko) | 플래시 메모리를 구비한 전자 장치 | |
| JP2854609B2 (ja) | 携帯可能電子装置 | |
| JP2854610B2 (ja) | 携帯可能電子装置 | |
| JPH0533249U (ja) | 情報記憶装置 | |
| JPH02112086A (ja) | メモリカードのリード／ライト装置 | |
| JP2702820B2 (ja) | Ｉｃメモリカードおよびカードホルダ | |
| JPH01199252A (ja) | メモリ装置 |