JPS62102332A - マイクロプロセツサを備えたデ−タ処理装置 - Google Patents
マイクロプロセツサを備えたデ−タ処理装置Info
- Publication number
- JPS62102332A JPS62102332A JP24198985A JP24198985A JPS62102332A JP S62102332 A JPS62102332 A JP S62102332A JP 24198985 A JP24198985 A JP 24198985A JP 24198985 A JP24198985 A JP 24198985A JP S62102332 A JPS62102332 A JP S62102332A
- Authority
- JP
- Japan
- Prior art keywords
- task
- microprocessor
- circuit
- address
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、マイクロプロセッサを備えたデータ処理装置
に関するものである。
に関するものである。
従来の技術
マイクロプロセッサを備えたデータ処理装置は、データ
通信端末装置の機能試験装置などとしても利用されてい
る。
通信端末装置の機能試験装置などとしても利用されてい
る。
このような機能試験装置では、機能試験の所定の手順を
記述した試験プログラムをＲＯＭ内に格納しておき、そ
の入出力部を被試験装置に接続したのち、ＲＯＭ内の先
頭番地から試験プログラムを実行させることにより機能
試験が行われる。
記述した試験プログラムをＲＯＭ内に格納しておき、そ
の入出力部を被試験装置に接続したのち、ＲＯＭ内の先
頭番地から試験プログラムを実行させることにより機能
試験が行われる。
このような試験プログラムは、通常、異なる試験項目ご
とに独立した複数のタスクの集合として作成され、順次
実行される。
とに独立した複数のタスクの集合として作成され、順次
実行される。
発明が解決しようとする問題点
上述の機能試験装置などでは、大型の電子計算機システ
ムのような高度な機能を有するＯ８を格納しておくＲＯ
Ｍ容量がないため、タスク相互の切り替え制御や、使用
資源の割り振りなどに関するタスク間の整合化は、タス
ク作成者自身が行う必要がある。
ムのような高度な機能を有するＯ８を格納しておくＲＯ
Ｍ容量がないため、タスク相互の切り替え制御や、使用
資源の割り振りなどに関するタスク間の整合化は、タス
ク作成者自身が行う必要がある。
このため、試験プログラムの作成に時間が掛かり、また
、タスク間の切り替え制御にＲＯＭ容量の相当部分を費
やしてしまうという問題がある。
、タスク間の切り替え制御にＲＯＭ容量の相当部分を費
やしてしまうという問題がある。
特に、異なる試験項目ごとのタスクを複数人が分担して
作成する場合、各人は他人が作成中のタスクとの整合性
を保つためにそれらを把握しておく必要があり、それだ
け余分な労力を費さなければならないという問題がある
。
作成する場合、各人は他人が作成中のタスクとの整合性
を保つためにそれらを把握しておく必要があり、それだ
け余分な労力を費さなければならないという問題がある
。
発明の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本発明のデータ処理装
置は、リセット信号を受け、ＲＯＭ内の所定アドレスに
格納されているタスクの実行を開始するマイクロプロセ
ッサを前提としている。
置は、リセット信号を受け、ＲＯＭ内の所定アドレスに
格納されているタスクの実行を開始するマイクロプロセ
ッサを前提としている。
そしてこの処理装置は、複数のタスクが格納されるＲＯ
Ｍと、このＲＯＭ内に格納されている複数のタスクのう
ち実行させようとする一つを選択するためのタスク選択
信号を発するタスク選択信号発生部と、マイクロプロセ
ッサから出力されるＲＯＭアドレスの上位ビットをタス
ク選択信号に応じた所定の値に変更するアドレス変更部
とを備えている。
Ｍと、このＲＯＭ内に格納されている複数のタスクのう
ち実行させようとする一つを選択するためのタスク選択
信号を発するタスク選択信号発生部と、マイクロプロセ
ッサから出力されるＲＯＭアドレスの上位ビットをタス
ク選択信号に応じた所定の値に変更するアドレス変更部
とを備えている。
さらに、この処理装置は、選択されたタスクがその実行
に使用する回路をタスク選択信号に従って動作可能とす
る使用回路選択部と、タスク選択信号が発生するたびに
マイクロプロセッサにリセット信号を供給するリセット
信号発生部とを備え、タスクとその使用資源の切り替え
をハードウェア的に簡便・迅速に行うように構成されて
いる。
に使用する回路をタスク選択信号に従って動作可能とす
る使用回路選択部と、タスク選択信号が発生するたびに
マイクロプロセッサにリセット信号を供給するリセット
信号発生部とを備え、タスクとその使用資源の切り替え
をハードウェア的に簡便・迅速に行うように構成されて
いる。
実施例
第１図は、本発明の一実施例のデータ通信端末装置の試
験装置のうちこの実施例に関連する部分の構成を示すブ
ロック図である。
験装置のうちこの実施例に関連する部分の構成を示すブ
ロック図である。
この試験装置は、マイクロプロセッサ（ＭＰＵ）、複数
の試験用タスクが格納されるＲＯＭ２、試験実行中にワ
ーキングエリアなどとして使用されるＲＡＭ３、アドレ
スバス４、データバス５及び被試験装置に接続される入
出力装置などの周辺装置６．７．８・・・・を備えてい
る。
の試験用タスクが格納されるＲＯＭ２、試験実行中にワ
ーキングエリアなどとして使用されるＲＡＭ３、アドレ
スバス４、データバス５及び被試験装置に接続される入
出力装置などの周辺装置６．７．８・・・・を備えてい
る。
さらに、この試験装置は、ＲＯＭ２内に格納されている
複数の試験用タスクのうち実行させようとする一つを選
択するためのタスク選択信号を発するタスク選択信号発
生スイッチ１１と、マイクロプロセッサから出力される
アドレスの上位ビットをタスク選択信号に応じた所定の
値に変更するアドレス変更回路１２と、選択されたタス
クがその実行に使用する周辺装置６，７．８・・・をタ
スク選択信号に従って動作可能とする使用装置選択回路
１３とを備えている。
複数の試験用タスクのうち実行させようとする一つを選
択するためのタスク選択信号を発するタスク選択信号発
生スイッチ１１と、マイクロプロセッサから出力される
アドレスの上位ビットをタスク選択信号に応じた所定の
値に変更するアドレス変更回路１２と、選択されたタス
クがその実行に使用する周辺装置６，７．８・・・をタ
スク選択信号に従って動作可能とする使用装置選択回路
１３とを備えている。
さらに、この処理装置は、スイッチ１１がらタスク選択
信号が発せられるたびに、オアゲート１６を介してマイ
クロプロセッサ１のリセット端子（Ｒ３Ｔ）にリセット
信号を供給するリセット信号発生回路１４と、使用装置
選択回路１３にょって選択された周辺装置が発生する割
込み信号を選択的にマイクロプロセッサ１の割込み入力
端子（ＩＮＴ）に供給する割込み選択回路１５とを備え
ている。
信号が発せられるたびに、オアゲート１６を介してマイ
クロプロセッサ１のリセット端子（Ｒ３Ｔ）にリセット
信号を供給するリセット信号発生回路１４と、使用装置
選択回路１３にょって選択された周辺装置が発生する割
込み信号を選択的にマイクロプロセッサ１の割込み入力
端子（ＩＮＴ）に供給する割込み選択回路１５とを備え
ている。
ＲＯＭ２には、第２図に例示するように、３種類の試験
項目の実行手順を記述するタスクＡ、 Ｂ及びＣが、
それぞれ先頭アドレスＡＤＲＡ、ＡＤＲＢ及びＡＤＲＣ
から始まる領域に格納されている。
項目の実行手順を記述するタスクＡ、 Ｂ及びＣが、
それぞれ先頭アドレスＡＤＲＡ、ＡＤＲＢ及びＡＤＲＣ
から始まる領域に格納されている。
操作者は、この試験装置に試験用タスクＡを実行させよ
うとする場合、タスク選択用スイッチＳａを閉じること
によりタスクＡの選択信号を発生する。このタスク選択
信号を受けたアドレス変更回路１２は、アドレスバス４
内の上位ビットアドレス線を開放することにより、マイ
クロプロセッサ１から出力されるアドレスをなんら変更
することなくそのままＲＯＭ２に供給する。
うとする場合、タスク選択用スイッチＳａを閉じること
によりタスクＡの選択信号を発生する。このタスク選択
信号を受けたアドレス変更回路１２は、アドレスバス４
内の上位ビットアドレス線を開放することにより、マイ
クロプロセッサ１から出力されるアドレスをなんら変更
することなくそのままＲＯＭ２に供給する。
このタスク選択信号は、使用装置選択回路１３と割込み
選択回路１５にも供給される。このタスク選択信号を受
けた使用装置選択回路１３は、複数の周辺装置６，７．
８・・・・のうちタスクＡの実行に使用されるものだけ
を選択してこれを動作可能とする。また、タスク選択信
号を受けた割込み選択回路１５は、周辺装置６．７．８
・・・・のうちタスクＡの実行に使用されるものから発
せられる割込み信号だけを選択してマイクロプロセッサ
１の割込み入力端子ＩＮＴに供給する。
選択回路１５にも供給される。このタスク選択信号を受
けた使用装置選択回路１３は、複数の周辺装置６，７．
８・・・・のうちタスクＡの実行に使用されるものだけ
を選択してこれを動作可能とする。また、タスク選択信
号を受けた割込み選択回路１５は、周辺装置６．７．８
・・・・のうちタスクＡの実行に使用されるものから発
せられる割込み信号だけを選択してマイクロプロセッサ
１の割込み入力端子ＩＮＴに供給する。
一方、タスク選択用スイッチＳａの閉成を検出したリセ
ット信号発生回路１４は、リセット信号を発生する。オ
アゲート１６を介して上記リセット信号を受けたマイク
ロプロセッサ１は、内蔵の各種レジスタをリセットした
のち、ＲＯＭ２内の先頭アドレスから始まるタスクＡの
実行を開始する。
ット信号発生回路１４は、リセット信号を発生する。オ
アゲート１６を介して上記リセット信号を受けたマイク
ロプロセッサ１は、内蔵の各種レジスタをリセットした
のち、ＲＯＭ２内の先頭アドレスから始まるタスクＡの
実行を開始する。
上記リセット動作は、既存のリセット信号入力端子１７
からオアゲート１６を介してリセット信号を受けた場合
と同様である。すなわち、マイクロプロセッサ１は、リ
セット入力端子（ＲＳ Ｔ）がアクティブになると内部
レジスタのりセント割込みの禁止及びアドレスバスとデ
ータバスの開放を行う。引き続いて入力信号がインアク
ティブになると、マイクロプロセッサ１はＲＯＭ２の先
頭番地から始まるタスクの実行を開始する。
からオアゲート１６を介してリセット信号を受けた場合
と同様である。すなわち、マイクロプロセッサ１は、リ
セット入力端子（ＲＳ Ｔ）がアクティブになると内部
レジスタのりセント割込みの禁止及びアドレスバスとデ
ータバスの開放を行う。引き続いて入力信号がインアク
ティブになると、マイクロプロセッサ１はＲＯＭ２の先
頭番地から始まるタスクの実行を開始する。
この試験装置に試験用タスクＢを実行させようとする場
合、タスク選択用スイッチｓｂが閉じられ、タスクＢの
選択信号が発生される。このタスク選択信号を受けたア
ドレス変更回路１２は、アドレスバス４内の上位ビット
アドレス線をハイ又はローの所定状態に固定することに
より、マイクロプロセッサ１から出力されるＲＯＭアド
レスの範囲をＡＤＲＢから始まるタスクＢの格納領域に
変更する。
合、タスク選択用スイッチｓｂが閉じられ、タスクＢの
選択信号が発生される。このタスク選択信号を受けたア
ドレス変更回路１２は、アドレスバス４内の上位ビット
アドレス線をハイ又はローの所定状態に固定することに
より、マイクロプロセッサ１から出力されるＲＯＭアド
レスの範囲をＡＤＲＢから始まるタスクＢの格納領域に
変更する。
このタスクＢの選択信号を受けた使用装置選択回路１３
と割込み選択回路１５は、複数の周辺装置６，７．８・
・・・のうちタスクＢの実行に使用されるものだけを動
作可能にすると共に、選択された周辺装置から発せられ
る割込み信号だけをマイクロプロセッサ１の割込み入力
端子ＩＮＴに供給する。
と割込み選択回路１５は、複数の周辺装置６，７．８・
・・・のうちタスクＢの実行に使用されるものだけを動
作可能にすると共に、選択された周辺装置から発せられ
る割込み信号だけをマイクロプロセッサ１の割込み入力
端子ＩＮＴに供給する。
一方、リセット信号発生回路１４からリセット信号が発
生され、これを受けたマイクロプロセッサ１は、内蔵の
各種レジスタをリセットしたのちＲＯＭ２内の先頭アド
レスから始まるタスクＡの実行を開始する。実際には、
マイクロプロセ・ノサ１からＲＯＭ２に供給されるアド
レスがアドレス変更回路１２によって変更されることに
より、ＡＤＲＢから始まるタスクＢが実行される。
生され、これを受けたマイクロプロセッサ１は、内蔵の
各種レジスタをリセットしたのちＲＯＭ２内の先頭アド
レスから始まるタスクＡの実行を開始する。実際には、
マイクロプロセ・ノサ１からＲＯＭ２に供給されるアド
レスがアドレス変更回路１２によって変更されることに
より、ＡＤＲＢから始まるタスクＢが実行される。
同様に、この試験装置に試験用タスクＣを実行させよう
とする場合、タスク選択用スイッチＳｃが閉じられ、こ
れを受けたアドレス変更回路１２によってアドレスバス
４内の上位ビットアドレス線がハイ又はローの所定状態
値に固定され、マイクロプロセッサ１から出力されるア
ドレスの範囲がＡＤＲＣから始まるタスクＣの格納領域
に変更される。
とする場合、タスク選択用スイッチＳｃが閉じられ、こ
れを受けたアドレス変更回路１２によってアドレスバス
４内の上位ビットアドレス線がハイ又はローの所定状態
値に固定され、マイクロプロセッサ１から出力されるア
ドレスの範囲がＡＤＲＣから始まるタスクＣの格納領域
に変更される。
このタスクＣの選択信号を受けた使用装置選択回路１３
と割込み選択回路１５によって、複数の周辺装置６，７
．８・・・・のうちタスクＣの実行に使用されるものだ
けが動作可能にされ、また選択された周辺装置から発せ
られる割込み信号だけがマイクロプロセッサ１の割込み
入力端子ＩＮＴに供給される。同時に、リセット信号発
生回路１４からのリセット信号を受けたマイクロプロセ
ッサ１によってＲＯＭＺ内の先頭アドレスから始まるタ
スクＡの実行が開始されるが、マイクロプロセッサ１か
らＲＯＭ２に供給されるアドレスがアドレス変更回路１
２によって変更されることにより、実際にはＡＤＲＣか
ら始まるタスクＣが実行される。
と割込み選択回路１５によって、複数の周辺装置６，７
．８・・・・のうちタスクＣの実行に使用されるものだ
けが動作可能にされ、また選択された周辺装置から発せ
られる割込み信号だけがマイクロプロセッサ１の割込み
入力端子ＩＮＴに供給される。同時に、リセット信号発
生回路１４からのリセット信号を受けたマイクロプロセ
ッサ１によってＲＯＭＺ内の先頭アドレスから始まるタ
スクＡの実行が開始されるが、マイクロプロセッサ１か
らＲＯＭ２に供給されるアドレスがアドレス変更回路１
２によって変更されることにより、実際にはＡＤＲＣか
ら始まるタスクＣが実行される。
以上、割込み選択回路１５を付加する構成を例示したが
、使用装置選択回路１３によって選択されてる周辺装置
以外からは割込み信号が発せられない場合には、割込み
選択回路１５を省略することができる。
、使用装置選択回路１３によって選択されてる周辺装置
以外からは割込み信号が発せられない場合には、割込み
選択回路１５を省略することができる。
また、アドレス変更回路１２において、タスク選択信号
に基づきＲＡＭアドレスをも変更することによりワーキ
ングエリアをタスクごとに割り振る構成とすることもで
きる。
に基づきＲＡＭアドレスをも変更することによりワーキ
ングエリアをタスクごとに割り振る構成とすることもで
きる。
発明の効果
以上詳細に説明したように、本発明のデータ処理装置は
、マイクロプロセッサ固有のリセット機能に簡易なタス
ク選択機能、アドレス変更機能及び使用回路選択機能を
付加することによってタスクとその実行に使用する機器
の選択をハードウェア的に行う構成であるから、従来タ
スク作成者が行っていたタスク相互の切り替え制御や、
使用資源の割り振りなどに関するタスク間の整合化が不
要となり、試験プログラムの作成時間が大幅に短縮され
ると共に、従来タスク間の切り替え制御のために必要と
していたＲＯＭ容量が大幅に節減される。
、マイクロプロセッサ固有のリセット機能に簡易なタス
ク選択機能、アドレス変更機能及び使用回路選択機能を
付加することによってタスクとその実行に使用する機器
の選択をハードウェア的に行う構成であるから、従来タ
スク作成者が行っていたタスク相互の切り替え制御や、
使用資源の割り振りなどに関するタスク間の整合化が不
要となり、試験プログラムの作成時間が大幅に短縮され
ると共に、従来タスク間の切り替え制御のために必要と
していたＲＯＭ容量が大幅に節減される。
特に、異なる試験項目ごとのタスクを複数人が分担して
作成する場合でも、各人は他人が作成中のタスクとの整
合性を全く考慮することなく自己のタスクを作成でき、
それだけ作成の手間が軽減される。
作成する場合でも、各人は他人が作成中のタスクとの整
合性を全く考慮することなく自己のタスクを作成でき、
それだけ作成の手間が軽減される。
第１図は本発明の一実施例のデータ処理装置の構成を示
すブロック図、第２図は第１図の動作を説明するための
概念図である。 １・・マイクロプロセッサ、２・・ＲＯＭ・３・・ＲＡ
Ｍ 、 ４・・アドレスバス、５・・データバス、６
，７．８・・・周辺装置、１１・・タスク選択スイッチ
、１２・・アドレス変更回路、１３・・使用袋Ｗ選択回
路、１４・・リセット信号発生回路、１５・・割込み選
択回路。 特許出願人 日本電気ホームエレクトロニクス株式会社
すブロック図、第２図は第１図の動作を説明するための
概念図である。 １・・マイクロプロセッサ、２・・ＲＯＭ・３・・ＲＡ
Ｍ 、 ４・・アドレスバス、５・・データバス、６
，７．８・・・周辺装置、１１・・タスク選択スイッチ
、１２・・アドレス変更回路、１３・・使用袋Ｗ選択回
路、１４・・リセット信号発生回路、１５・・割込み選
択回路。 特許出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- 【特許請求の範囲】 リセット信号を受け、ＲＯＭ内の所定アドレスに格納
されているタスクの実行を開始するマイクロプロセッサ
を備えた処理装置において、 複数のタスクが格納されるＲＯＭと、 このＲＯＭ内に格納されている複数のタスクのうち実行
させようとする一つを選択するための選択信号を発する
タスク選択信号発生部と、 マイクロプロセッサから出力されるＲＯＭアドレスの上
位ビット部分を前記タスク選択信号に応じた所定の値に
変更するアドレス変更部と、選択されたタスクがその実
行に使用する回路を前記タスク選択信号に従って動作可
能とする使用回路選択部と、 タスク選択信号が発生するたびにマイクロプロセッサに
リセット信号を供給するリセット信号発生部とを備えた
ことを特徴とするマイクロプロセッサを備えたデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24198985A JPS62102332A (ja) | 1985-10-29 | 1985-10-29 | マイクロプロセツサを備えたデ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24198985A JPS62102332A (ja) | 1985-10-29 | 1985-10-29 | マイクロプロセツサを備えたデ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62102332A true JPS62102332A (ja) | 1987-05-12 |
Family
ID=17082592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24198985A Pending JPS62102332A (ja) | 1985-10-29 | 1985-10-29 | マイクロプロセツサを備えたデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62102332A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6418850A (en) * | 1987-07-14 | 1989-01-23 | Sharp Kk | Program switching system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839343A (ja) * | 1981-08-31 | 1983-03-08 | Nec Home Electronics Ltd | 複数システムの初動装置 |
| JPS58129617A (ja) * | 1982-01-29 | 1983-08-02 | Fujitsu Ltd | プログラム起動方式 |
| JPS59218569A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Micro Comput Eng Ltd | マイクロ・コンピユ−タ |
| JPS603747A (ja) * | 1983-06-22 | 1985-01-10 | Fujitsu Ltd | プログラム選択制御方式 |
-
1985
- 1985-10-29 JP JP24198985A patent/JPS62102332A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5839343A (ja) * | 1981-08-31 | 1983-03-08 | Nec Home Electronics Ltd | 複数システムの初動装置 |
| JPS58129617A (ja) * | 1982-01-29 | 1983-08-02 | Fujitsu Ltd | プログラム起動方式 |
| JPS59218569A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Micro Comput Eng Ltd | マイクロ・コンピユ−タ |
| JPS603747A (ja) * | 1983-06-22 | 1985-01-10 | Fujitsu Ltd | プログラム選択制御方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6418850A (en) * | 1987-07-14 | 1989-01-23 | Sharp Kk | Program switching system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3938098A (en) | Input/output connection arrangement for microprogrammable computer | |
| JPH01265347A (ja) | アドレス生成装置 | |
| JP2748503B2 (ja) | デジタル信号処理装置 | |
| Sharma et al. | Dynamic hardware-acceleration of vnfs in nfv environments | |
| JPS62102332A (ja) | マイクロプロセツサを備えたデ−タ処理装置 | |
| JPS6266336A (ja) | Ｖｍモ−ド変更装置 | |
| JPH04359323A (ja) | マイクロコンピュータ | |
| JPH09179749A (ja) | エミュレーション装置 | |
| JPH05241619A (ja) | プログラマブルコントローラのプログラミング装置 | |
| Tuomenoksa et al. | Analysis of multiple-queue task scheduling algorithms for multiple-SIMD machines. | |
| JP3129397B2 (ja) | マイクロコンピュータ用エミュレーション装置 | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| Erdös et al. | Minimum-diameter cyclic arrangements in mapping data-flow graphs onto VLSI arrays | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JP2841405B2 (ja) | マイクロコンピュータの制御回路 | |
| JPS63158635A (ja) | 複数ｏｓ実行方式 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JP3215934B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPS61264442A (ja) | コンパイル装置 | |
| JPH08212156A (ja) | データ処理装置 | |
| JPS58178445A (ja) | デ−タ処理装置 | |
| JPH0122936B2 (ja) | ||
| JPS59139464A (ja) | デ−タ処理方式 | |
| JPH01276241A (ja) | 多重割り込み装置 | |
| JP2004070692A (ja) | マルチプロセッサシステム |