JPS6198478A

JPS6198478A - 画像処理装置

Info

Publication number: JPS6198478A
Application number: JP21948084A
Authority: JP
Inventors: Yasunori Ishikawa; 石川　安則
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1984-10-19
Filing date: 1984-10-19
Publication date: 1986-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は１画像処理装置に関し、特に画像データ転送の
回数を減じて画像データ処理を高速化するのに好適な画
像処理装置に関するものである。

従来技術第６図は、従来の画像処理装置のブロック構成図である
。

第６図においては、２つのシステムバスを有するが、シ
ステムバス２は主にＣＲＴディスプレイ８に表示する画
像データを処理する専用のバスであり、システムバスｌ
は表示にかかる部分以外の種々の処理を行うバスである
。このようにバスを２つ設けて装置全体の処理能力を向
上させている。

一方、このような画像データを扱う装置では、近年画質
の向上が望まれ、また、大容量の半導体メモリが比較的
安価に供給されるよになったため、例えば１２ドツト／
ｍのような高密度の画像処理が可能となった。しかし、
ＣＲＴディスプレイ８では、解像度は４ドツト／ｍある
いは６ドツト／−程度が限度であるため、画素密度変換
を行う必要がある６第６図において、画像メモリ５に記
憶されている高画素密度の画像データを、システムバス
１に接続された画素密度変換装置６にて低画素密度の画
像データに変換する。その後、デュアルポートメモリ７
を介してシステムバス２に送ってＣＲＴディスプレイ８
に表示するという処理を行っている。従って、この場合
、大量の画像データが画像メモリ５から画素密度変換装
置ｉ１６へ、さらに１画素密度変換装置ｉ！６からデュ
アルポートメモリ７へと転送される。このため、データ
転送のシステムバス１を占有する時間が非常に長くなり
、装置の処理能力が低下するという欠点がある。また、
これらの装置はいずれも高速の処理を要求されるので、
コスト高になるという欠点がある。

目　　　　　的１　　　　　　　本発明の目的（よ・画像データの転送
処理を高速ｊ　　　　　　　化でき、かつ、装置の処理
能力の向上とコスト低減が図れる画像処理装置を提供す
ることにある。

構成上記目的を達成するために、本発明では、２つの独立し
た高画素密度の画像データを処理するシステムバス１と
低画素密度の画像データを処理するシステムバス２．お
よび該システムバス１，２の両方から書込み・読出しが
できるメモリを有する画像処理装置において、上記メモ
リに前記システムバスｌから送られる高画素密度の画像
データを低画素に密度変換する手段を付加したことに特
徴がある。

以下１本発明の構成を、一実施例により詳細に説明する
。

第１図は、本発明の一実施例を示す画像処理装置のブロ
ック構成図である。

第１図において、１，２はシステムバス、３−１４は中
央処理装置、５，１０は画像メモリ、７′は画素密度変
換機能付デュアルポートメモリ、８はＣＲＴディスプレ
イ、９はＣＲＴディスプレイ制御装、１あ、。ユゎ、よ
、第。。０画や密度変換　　　　！装置６とデュアルポ
ートメモリ７を一体化して、１つの装置で構成したもの
である。

画像メモリ５に記憶されている高画素密度の画像データ
は、直接、画素密度変換機能付デュアルポートメモリ７
′に転送され、ここで密度変換されてデュアルポートメ
モリ７′のメモリ領域に記憶される。システムバス２か
らは、この記憶された画像データが読み出されて、ＣＲ
Ｔディスプレイ８に表示される。その他の動作は、従来
の装置と同じなので省略する。

第２図は１本発明の密度変換の機能を説明するための図
である。

第２図（ａ）は高画素密度の画像データを示し、第２図
（ｂ）は画素密度変換された低画素密度の画像データを
示している。これは、第１図の画素密度変換機能付デュ
アルポートメモリ７′の論理和回路１つ（後述第３図参
照）で行われる。すなわち。

周囲４画素の論理和演算を行って１画素を生成する（Ａ
　ｚ　＝Ｄ　ＩＬ　＋Ｄ　１２　＋Ｄ　２１　＋Ｄ　２
２１Ａ　１２　＝Ｄ　１３　＋Ｄ　１４　＋Ｄ　２３　
＋Ｄ　２４　）・例えば、１２ドツト／■から６ドツト
／ｍの密度変換を行う場合に用いる。

このように１本発明は、画素密度変換装置６とデュアル
ポートメモリ７を一体化して画像データ転送の処理ステ
ップを減らし、データ転送時間の短縮、およびシステム
バス１の占有効率を向上させようとするものである。

次に１本発明の最も特徴的な画素密度変換機能付デュア
ルポートメモリ７′について、詳細に説明する。

第３図は１本発明の一実施例である画像処理装置の一部
を示す画素密度変換機能付デュアルポートメモリ７′の
ブロック構成図である。

第３図において、１１はコントロールバスバッファ、１
２はアドレスバスバッファ、１３はボートＡコントロー
ラ、１４はメモリ、１５はアドレスセレクタ、１６はデ
ータバスバッファ、１７はバイトスワツパ、１８はラッ
チ／バイトスワツパ。

１９は論理和回路、２０は内部アドレスバス、２１は内
部データバスである。

システムパス１側の接続部をポートＡ、システムバス２
側の接続部をポートＢとする。ポートＡコントローラ１
３はコントロールバスバッファｌｌとアドレスバスバッ
ファ１２からデータを受信して、「１０信号、σ１信号
、ＷＥ信号、ＡＤＳ信号、σ〒１信号、ざπ１信号、Ｈ
Ｂ信号、ＬＡＥ信号などの各制御信号を発生する。

密度変換機能を用いないで直接メモリ部にアクセスする
場合は、データはＯＥＩ信号がアクティブになってデー
タバスバッファ１６を介してシステムバス１，２とメモ
リ１４のデータ入出力の間で転送が行われ、アドレスは
アドレスバスバッファ１２を通ってアドレスセレクタ１
５に入る。しかし、ＡＤＳ信号がインアクティブのため
、そのままのアドレスがメモリ１４のアドレス入力に入
る。

密度変換を行う場合の動作について、以下に説明する。

論理和回路１９は、Ｅ１０信号が「０」のときには、Ａ
入力に入力された１６ビツトのデー１　　　　″。隣接
゛１′１志０論ゝ和″８°″″成ａｈる８ビツト・のデ
ータを出力し、百１０信号がｒｌＪのときには、さらに
、Ｂ入力の８ビツトのデータとの論理和をとった８ビツ
トのデータを出力する。

第４図にこの回路の構成を示す、バイトスワツパ１７は
論理和回路１９の８ビツトの出力データを。

σπ７信号が「０」のときのみ１６ビツトの内部データ
バス２１に出力するが、このときＨＢ倍信号「０」であ
るならば内部データバス２１の下位８ビツトに出力し、
ＨＢ倍信号「１」であるならば上位８ビツトに出力する
。ラッチ／バイトスワンパー８は、ＬＡＥ信号が「０」
から「ｌ」に立上がる時の内部データバス２１のデータ
をラッチするが、このときＨＢ倍信号「０」であるなら
ば１６ビツトのうち下位８ビツトをラッチし、ＨＢ倍信
号ｒＬＪであるならば上位８ビツトをラッチして、それ
ぞれ出力の８ビツトを論理和回路１９のＢ入力に与える
。アドレスセレクタ１５は、ＡＤＳ信号がアクティブの
場合は内部アドレスバス２０の内容を１ビツトだけ右シ
フトした値をメモリー４のアドレス入力に与える。すな
わち、このと嘴きはアドレスの最下位１ビツトは無視さ九ることになる
。

第５図は、第３図の動作タイムチャート図である。

以下、第３図の動作を、第５図のタイムチャートを参照
しながら説明する。

画像データの転送は、主走査方向１ラインをブロックと
して転送される。また、偶数ラインと奇数ラインが、交
互にブロック転送される。

偶数ラインの転送の場合は、まずＩ／？５コマンドによ
り偶数ライン転送であることを、画素密度変換機能付デ
ュアルポートメモリ７′に知らせる。

次に、偶数ラインの画像データを１６ビツトずつ順にメ
モリ領域のアドレスＡＤＲ（ＡＤＲは偶数とする）、Ａ
ＤＲ＋　１　、ＡＤＲ＋２．・・・・・に書込んでいく
。この時の内部の動作は、以下の様である。τ１０が「
０」であるので、論理和回路１９では六入力の１６ビツ
トのみが論理和処理されて。

順に−Ｄｏ　ｒ　Ｄ　１　＋　Ｄ２　＊・・・・のよう
な８ビツトデータがバイトスワツパ１７に入る。そして
、ＯＥ２信号をアクティブにして内部データバス２１に
ＤＯ＋　Ｄｉ　＋　Ｄ２　＋・・・・が出力されるとき
、順にＨＢ倍信号ｒｏ」、ｒｌ」、ｒ（Ｎ　、・・・・
のように交互に値を変えると、　Ｄｏ　＋　Ｄｔ　＋　
Ｄ２　＋・・・はそれぞれ内部データバス２１の、下位
、上位。

下位、・・・・という順に出力される。さらに、この時
ＡＤＳ信号をアクティブとしておくので、内部アドレス
バス２０の内容は常に１ビツト右シフトされて、ＡＤＲ
’　、ＡＤＨ’　、ＡＤＲ’　＋１．ＡＤＲ’＋１．・
・・・のように同じアドレスが２回ずつ続く、従って、
各々のときにＧＥ倍信号ＷＥ倍信号アクティブとすれば
メモリ１４には、アドレスＡＤＲ’には下位８ビツトが
ＤＯ，上位８ビツトがＤｌのように１つのアドレスに１
６ピントずつ、主走査方向に隣接２ビツトの論理和をと
ったデータが記憶される。

奇数ラインの転送の場合は、同様にＩ／σコマンドによ
り奇数ラインであることを知らせた後、画像データを１
６ビツトずつメモリ領域の前の偶数ラインと同じアドレ
ス、ＡＤＲ，ＡＤＲ＋　１　。

ＡＤＲ＋２．　　・・・・に書込んでいく。この場合は
、まずメモリ領域から前ラインのデータを読出す。すな
わち、ＡＤＳ信号は同じく常にアクティブなので、ＡＤ
Ｒ’のデータが読出される（ＣＥ倍信号アクティブ、Ｗ
１信号はインアクティブ）。

！−１Ｂ信号が「０」としてＬＡＥ信号により下位８ビ
ツトのデータ（Ｄｏ　）をラッチする６Ａ入力の奇数ラ
インの１６ビツトデータと前ラインのデータ（Ｄｏ）の
Ｂ入力から論理和処理された出力り。′が得られるので
、ＯＥ２信号が「０」として内部データバス２１に出力
する（ＨＢ倍信号「０」であるので下位）。このとき同
時に面信号、Ｗ百信号をアクティブとすれば、メモリ１
４のアドレスＡＤＲ’の下位８ビツトにＤｏ′が記憶さ
れる。次の１６ビツトをＡＤＲ＋１に書込む動作では、
内部ではＨＢＩ号が「１」として同様の動作を行えば、
メモリ１４のＡＤＲ’の上位８ビツトにＤＩ’　が記憶
される。このようにして、Ｄｏ’！Ｄ、ｌの計１６ビツ
トがメモリの１つのアトレスレ；記憶される。この１６
ビツトのデータ、すなわち、偶数ラインの連続する２つ
の１６ビツトデータ、および奇数ラインの連続する２つ
の１６ビントデータから、第２図（ｂ）のような密度変
換が施された結果の画像データが得られる。

このように、本実施例によれば、従来の画像メモリ５か
ら画素密度変換装置６への転送１画素密度変換装置６か
らデュアルポートメモリ７への転送という２ステツプの
画像データの転送を、１スチツプで行うことができるた
め、データ転送時間が大幅に減少できる。また、システ
ムバス占有時間が短縮できるため、他の処理のためにシ
ステムバスを使用できる時間が長くなり、処理能力が大
幅に向上する。

効　　　果以上説明したように１本発明によれば、画像データの転
送処理が高速化できるので、装置の処理能力が向上し、
コスト低減が図れる画像処理装置を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す画像処理装置のブ・・
り構成図、第２図は本発明の一実施例に　　　　！適用
される密度変換機能の説明図、第３図は本発明の一実施
例を示す画像処理装置部分図、第１１図は第３図の論理
和回路の構成図、第５図は第３図の動作タイムチャート
図、第６図は従来の画像処理装置のブロック構成図であ
る。１．２ニジステムバス、３，４：中央処理装置。５．１０　：画像メモリ、６：画素密度変換装置、７：
デュアルポートメモリ、７′　二画素密度変換機能付デ
ュアルポートメモリ、８　：　ＣＲＴディスプレイ、９
　：　ＣＲＴディスプレイ制御装置、１１：コントロー
ルバスバソファ、１２ニアドレスバスバツフア、１３：
ボートムコントローラ、１４：メモリ、１５ニアドレス
セレクタ、１６：データパスバソフア、１７：バイトス
ワソパ、１８：ラッチ／バイトスワツパ、１９：論理和
回路、２０：内部アドレスバス、２１：内部データバス
。第　　　　１　　　　図り３２図（ａ）　　　　　　　　　　　　　　（ｂ）第４図八人力（１６ビ、ト）

Claims

【特許請求の範囲】

（１）２つの独立した高画素密度の画像データを処理す
るシステムバス１と低画素密度の画像データを処理する
システムバス２、および該システムバス１、２の両方か
ら書込み・読出しができるメモリを有する画像処理装置
において、上記メモリに前記システムバス１から送られ
る高画素密度の画像データを低画素に密度変換する手段
を付加したことを特徴とする画像処理装置。
（２）前記密度変換する手段は、前記低画素密度の画像
データを少なくとも１ページ分記憶できるメモリ領域と
、前記システムバス１から送られる前記高画素密度の画
像データを主走査方向の隣接画素間の論理和をとり、ま
た、前記メモリ領域から出力データとの論理和をとって
１画素を生成する回路であることを特徴とする特許請求
の範囲第１項記載の画像処理装置。