JPS6184890A - 半導体レ−ザ - Google Patents
半導体レ−ザInfo
- Publication number
- JPS6184890A JPS6184890A JP59206237A JP20623784A JPS6184890A JP S6184890 A JPS6184890 A JP S6184890A JP 59206237 A JP59206237 A JP 59206237A JP 20623784 A JP20623784 A JP 20623784A JP S6184890 A JPS6184890 A JP S6184890A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- ingaasp
- semiconductor laser
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Lasers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体レーザの電極構造に関する。
第1図は、従来の電極構造をもつ半導体レーザチップの
斜視図である。通常、半導体結晶4に設けた二つの電極
の内、一方の電極(例えば、本例の下部電極3)を放熱
体に接続し、他方の電極(例えば、本例の上部電極2)
には、リードワイヤ5をワイヤボンディングにより接続
していた。
斜視図である。通常、半導体結晶4に設けた二つの電極
の内、一方の電極(例えば、本例の下部電極3)を放熱
体に接続し、他方の電極(例えば、本例の上部電極2)
には、リードワイヤ5をワイヤボンディングにより接続
していた。
また、通常、同図に示すように、レーザ発振の生じる活
性領域1に近い主面側には、ウェーハからチップに分割
する際の切断位置合わせや、切断時の加工性の向上、発
光スポット位置を示す目安とする、などの目的で、部分
的に電極を設けていたにのような手法は既によく知られ
ているが、例えば特開昭59−23576号公報にも、
類似の記載がみられる。
性領域1に近い主面側には、ウェーハからチップに分割
する際の切断位置合わせや、切断時の加工性の向上、発
光スポット位置を示す目安とする、などの目的で、部分
的に電極を設けていたにのような手法は既によく知られ
ているが、例えば特開昭59−23576号公報にも、
類似の記載がみられる。
一方、半導体レーザでは、駆動電流を変化させることに
より、レーザ出力光の直接変調を行うことが可能である
6高速変調のためには、電極面積をできる限り狭くして
、素子の静電容量を減少させることが必要である。しか
し、部分的に設けた電極であっても、前記のようにワイ
ヤボンディングを行うための面積が必要であり、大幅に
電極面積を低減することは不可能であった。
より、レーザ出力光の直接変調を行うことが可能である
6高速変調のためには、電極面積をできる限り狭くして
、素子の静電容量を減少させることが必要である。しか
し、部分的に設けた電極であっても、前記のようにワイ
ヤボンディングを行うための面積が必要であり、大幅に
電極面積を低減することは不可能であった。
本発明の目的は、ワイヤボンディングのための電極領域
を失なうことなく、素子のD電容量の低下を図り、超高
速変調に適した半導体レーザを提供することにある。
を失なうことなく、素子のD電容量の低下を図り、超高
速変調に適した半導体レーザを提供することにある。
第2図は、本発明の構成を示す斜視図である。
半導体結晶14の主面側には、活性領域11を励起する
ための電極層の幅を活性領域幅の15倍以下に抑えた上
部電極12を設け、素子の静電容量を大幅に低減した。
ための電極層の幅を活性領域幅の15倍以下に抑えた上
部電極12を設け、素子の静電容量を大幅に低減した。
また、上部電極12からリードを取出すためのリード電
極16と、ワイヤボンディング専用の領域となるボンデ
イングパツド17を設け、リードワイヤ15をボンディ
ングしている。
極16と、ワイヤボンディング専用の領域となるボンデ
イングパツド17を設け、リードワイヤ15をボンディ
ングしている。
さらに半導体結晶11の主面側に部分的に設けられた絶
縁膜層20上に、リード電極16とボンデイングパツド
17が設けられている。したがって、リード電極とボン
デイングパツドに起因する静電容量は、結晶内部に存在
するpn接合容量と絶縁膜の部分に形成される静電容量
の直列接続となる。このため、半導体結晶1上上に直接
リード電極とボンデイングパツドを形成した場合に比較
して、これらの電極に起因する静電容量を数分の1に低
減することができる。
縁膜層20上に、リード電極16とボンデイングパツド
17が設けられている。したがって、リード電極とボン
デイングパツドに起因する静電容量は、結晶内部に存在
するpn接合容量と絶縁膜の部分に形成される静電容量
の直列接続となる。このため、半導体結晶1上上に直接
リード電極とボンデイングパツドを形成した場合に比較
して、これらの電極に起因する静電容量を数分の1に低
減することができる。
以上のような電極構成を採ることにより、主面側に設け
られた電極による静電容量を、従来の数分の1に低減す
ることができる。
られた電極による静電容量を、従来の数分の1に低減す
ることができる。
以下1本発明の実施例を第3図、第4図、第5図、第6
図、第7図により説明する。
図、第7図により説明する。
実施例1
第3図は1本発明の一実施例を示す平面図、第4図は第
3図のA−A ’断面図、第5図は第3図のB−B”断
面図である。
3図のA−A ’断面図、第5図は第3図のB−B”断
面図である。
第3図に、InP系ダブルへテロBHN造を有する分布
帰還型半導体レーザ(以下DFG型レーザと略称する)
の主面側に、本発明による電極構造を適用した一例を示
す。結晶の主面上には、Sio、からなる絶縁膜1a3
0を全面に被着したのち、活性層領域42の直上部に幅
約10μmの溝状窓31が設けられている。次に、全面
にCr 。
帰還型半導体レーザ(以下DFG型レーザと略称する)
の主面側に、本発明による電極構造を適用した一例を示
す。結晶の主面上には、Sio、からなる絶縁膜1a3
0を全面に被着したのち、活性層領域42の直上部に幅
約10μmの溝状窓31が設けられている。次に、全面
にCr 。
Auを連続蒸着して電極層を形成し、ついで、ホトレジ
スト技術を用いて金属層を選択的にエツチング除去し、
小面積のストライプ状([15μm)オーミック電極3
2.リード電極33,34.ボンデイングパツド(80
μm×80μm)35゜36を形成した。
スト技術を用いて金属層を選択的にエツチング除去し、
小面積のストライプ状([15μm)オーミック電極3
2.リード電極33,34.ボンデイングパツド(80
μm×80μm)35゜36を形成した。
次に、第4図、第5図により、素子のA−A ′断面、
B−8’断面の構造を説明する。n型InP基板40の
表面にピッチ2300人、深さ800人の回折格子を形
成し、その上に、 InGaAsPガイド層41 (厚
さ0.2〜0.4 μm) 、 InGaAsP活性層
42(厚さ0.1−0.2μm) 、 InGaAsP
アンチメルトバック層43(厚さ約0.1μm)、p型
InPクラッド層44(厚さ3〜4μm)、p−InG
aAsP表面層45(厚さ約0.2μrri)が順次液
相エピタキシャル成長法により積層されている。
B−8’断面の構造を説明する。n型InP基板40の
表面にピッチ2300人、深さ800人の回折格子を形
成し、その上に、 InGaAsPガイド層41 (厚
さ0.2〜0.4 μm) 、 InGaAsP活性層
42(厚さ0.1−0.2μm) 、 InGaAsP
アンチメルトバック層43(厚さ約0.1μm)、p型
InPクラッド層44(厚さ3〜4μm)、p−InG
aAsP表面層45(厚さ約0.2μrri)が順次液
相エピタキシャル成長法により積層されている。
ガイド層、活性層、アンチメルトバック層、クラッド層
1表面層は、選択エツチングによりストライプ状に構成
されており、活性層の幅は約6μmに調整されている。
1表面層は、選択エツチングによりストライプ状に構成
されており、活性層の幅は約6μmに調整されている。
活性F42を含むストライプ状のメサ部分は、p =I
n PrI46 (厚さ0.8μm)r n−InP
層47(厚N 2−3 p m) 、 InGaAsP
表面J’ff481Jjさ0 、2〜0 、3 ILm
)の液相エピタキシャル成長層により埋込まれ。
n PrI46 (厚さ0.8μm)r n−InP
層47(厚N 2−3 p m) 、 InGaAsP
表面J’ff481Jjさ0 、2〜0 、3 ILm
)の液相エピタキシャル成長層により埋込まれ。
BH構造のDFB型レーザが構成されている。n型In
P基板には、 AuGc−N i −A uからなるオ
ーミック電極49が形成されている6 以上述へたように、本′j!、施例では、主面側のオー
ミック電極面積は、15 tt rn X 300 μ
mと大幅に減少しており、ボンデイングパツド部分を含
む総合の静電容量は、従来の電極構造に比べて約1/3
に減少し、周波数特性が格段に向上した6また、本実施
例では、ボンデイングパツドを2側設けであるので、一
方を直流バイアス用、他方を高周波変調用として用いる
ことができる。
P基板には、 AuGc−N i −A uからなるオ
ーミック電極49が形成されている6 以上述へたように、本′j!、施例では、主面側のオー
ミック電極面積は、15 tt rn X 300 μ
mと大幅に減少しており、ボンデイングパツド部分を含
む総合の静電容量は、従来の電極構造に比べて約1/3
に減少し、周波数特性が格段に向上した6また、本実施
例では、ボンデイングパツドを2側設けであるので、一
方を直流バイアス用、他方を高周波変調用として用いる
ことができる。
実施例2
本発明の他の実施例を示すDFBレーザチップの平面図
を第6図に示す、電極の製作方法は、実施例1と全く同
様であり、主面上の絶縁膜層60の活性領域直上部に溝
状電極窓61をあけ、この部分を包含するようにストラ
イプ状(幅15μm×長さ300μm)オーミック電極
62が設けられている。ストライプ状オーミック電極6
2の中央部分からは左右に2本のリード電極63.64
が引出され、ボンデイングパツド65.66と接続して
いる。リード電極64は、高周波に対してインダクタン
スとして機能するように、蛇行パターンにしである6ボ
ンデイングパツド66を直流バイアス用、ボンデイング
パツド65を高周波変調用として使用する。
を第6図に示す、電極の製作方法は、実施例1と全く同
様であり、主面上の絶縁膜層60の活性領域直上部に溝
状電極窓61をあけ、この部分を包含するようにストラ
イプ状(幅15μm×長さ300μm)オーミック電極
62が設けられている。ストライプ状オーミック電極6
2の中央部分からは左右に2本のリード電極63.64
が引出され、ボンデイングパツド65.66と接続して
いる。リード電極64は、高周波に対してインダクタン
スとして機能するように、蛇行パターンにしである6ボ
ンデイングパツド66を直流バイアス用、ボンデイング
パツド65を高周波変調用として使用する。
本実施例では、直流バイアス用リート電極がインダクタ
となるので、外部バイアス回路が従来方式に比較して簡
単になる。
となるので、外部バイアス回路が従来方式に比較して簡
単になる。
実施例3
第7図は、本発明の第3の実施例である、DFB型レー
ザチップの平面図を示す、第7図に示すDFB型レーザ
は、活性領域を4個有するアレイ構造となっている。各
々の活性領域の直上部には、これを励起するためのスト
ライプ状オーミック電極72a、72b、72c、72
dが形成されている。(溝状電極窓の表示は省略した。
ザチップの平面図を示す、第7図に示すDFB型レーザ
は、活性領域を4個有するアレイ構造となっている。各
々の活性領域の直上部には、これを励起するためのスト
ライプ状オーミック電極72a、72b、72c、72
dが形成されている。(溝状電極窓の表示は省略した。
)なお、電極などの詳細な製作方法は、実施1,2と全
く同様である。
く同様である。
また、オーミック電極72 a −dからリード電極8
1,82,83.84を引出し、各ボンデイングパツド
に接続した。ボンデイングパツドは。
1,82,83.84を引出し、各ボンデイングパツド
に接続した。ボンデイングパツドは。
各々のレーザ部分について、直流バイアス用、高周波変
調用の各1個ずつが設けられている。
調用の各1個ずつが設けられている。
75 a ” dは直流バイアス用のボンデイングパツ
ド、76 a = dは高周波変調用のポンプイングツ
くラドである。なお、リード電極やボンデイングパツド
を絶縁膜70上に設ける方式などは実施例1゜2と全く
同様である。
ド、76 a = dは高周波変調用のポンプイングツ
くラドである。なお、リード電極やボンデイングパツド
を絶縁膜70上に設ける方式などは実施例1゜2と全く
同様である。
なお1本実施例では、ストライプ状オーミック電極やリ
ード電極に選択的に厚さ数μmのAuメッキを施し、直
列抵抗の低下を図っている。
ード電極に選択的に厚さ数μmのAuメッキを施し、直
列抵抗の低下を図っている。
本実施例によれば、近接した複数個のストライプ状オー
ミック電極からも容易に電極が引出され、低キャパシタ
ンスの給電端子を設けることができる6 [発明の効果〕 本発明によれば、半導体レーザを構成するpn接合に設
ける電極面積を低減し、接合容量に起因する静電容量を
大幅に低減できるので、変調特性の改善に著しい効果が
ある。本発明による電極構造は、長距離光通用の光源と
して最適と目されている、BH型DFBレーザ(Bur
ied Hetecost+ictweType Di
stibuted Feedback La5en)に
適用した場合、非常に効果的である。
ミック電極からも容易に電極が引出され、低キャパシタ
ンスの給電端子を設けることができる6 [発明の効果〕 本発明によれば、半導体レーザを構成するpn接合に設
ける電極面積を低減し、接合容量に起因する静電容量を
大幅に低減できるので、変調特性の改善に著しい効果が
ある。本発明による電極構造は、長距離光通用の光源と
して最適と目されている、BH型DFBレーザ(Bur
ied Hetecost+ictweType Di
stibuted Feedback La5en)に
適用した場合、非常に効果的である。
また、実施例では、主面上に設ける絶縁膜を’ji02
で形成した例を述べたが、誘電圧接の小さい絶縁体であ
れば1種々の材質が利用可能である。さらに、上記絶縁
層の厚さを増す程、ボンデイングパツドやリード電極の
寄生容量を低減できるので、ポリイミド樹脂の厚膜絶縁
層の利用も可能である。
で形成した例を述べたが、誘電圧接の小さい絶縁体であ
れば1種々の材質が利用可能である。さらに、上記絶縁
層の厚さを増す程、ボンデイングパツドやリード電極の
寄生容量を低減できるので、ポリイミド樹脂の厚膜絶縁
層の利用も可能である。
さらに、ボンデイングパツドの位置は、ストライプ状電
極の中央部に重ね合せるように配置することもできる。
極の中央部に重ね合せるように配置することもできる。
また1本発明の電極構造の適用はDFBレーザに限定さ
れるものではない。
れるものではない。
第1図は従来の半導体レーザの電極構造を示す斜視図、
第2図は本発明による電極構造の概念を示す斜視図、第
3図は本発明の一実施例を示す平面図、第4図、第5図
は、各々第3図のA−A′。 B−B ”断面図、第6図は本発明の他の実施例を示す
平面図、第7@は本発明の第3の実施例を示す平面図で
ある。 12 +−32、66、72a −d−ストライプ状オ
ーミック電極、16,33,34,63,64゜81〜
84・・・リート電極、17,35,36゜65 、6
6 、75 a −d 、 76 a −d −ボンデ
イングパツド、20.30,60,70.・・・絶縁膜
層。 第 l 囚 第 2 口
第2図は本発明による電極構造の概念を示す斜視図、第
3図は本発明の一実施例を示す平面図、第4図、第5図
は、各々第3図のA−A′。 B−B ”断面図、第6図は本発明の他の実施例を示す
平面図、第7@は本発明の第3の実施例を示す平面図で
ある。 12 +−32、66、72a −d−ストライプ状オ
ーミック電極、16,33,34,63,64゜81〜
84・・・リート電極、17,35,36゜65 、6
6 、75 a −d 、 76 a −d −ボンデ
イングパツド、20.30,60,70.・・・絶縁膜
層。 第 l 囚 第 2 口
Claims (1)
- 【特許請求の範囲】 1、活性領域を励起するために、活性領域幅以上で、活
性領域幅の15倍以下の範囲の寸法幅を有するオーミツ
ク電極と、オーミツク電極に給電するため1個以上のリ
ード電極と、外部接続用のリードワイヤを接続するため
の1個以上のボンデイングパツドから構成された電極構
造を有することを特徴とする半導体レーザ。 2、リード電極及びボンデイングパツドを、絶縁膜層を
介して半導体結晶上に設けたことを特徴とする、特許請
求の範囲第1項記載の半導体レーザ。 3、複数個のリード電極中の、少なくとも1個のリード
電極が、高周波電流に対してインダクタンスを有するよ
うにパタンニングされていることを特徴とする、特許請
求の範囲第2項記載の半導体レーザ。 4、半導体レーザが、BH型構造をなす分布帰還型の構
造を有することを特徴とする、特許請求の範囲第2項、
第3項記載の半導体レーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59206237A JPH0680856B2 (ja) | 1984-10-03 | 1984-10-03 | 半導体レーザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59206237A JPH0680856B2 (ja) | 1984-10-03 | 1984-10-03 | 半導体レーザ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18528495A Division JPH0851256A (ja) | 1995-07-21 | 1995-07-21 | 半導体レーザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6184890A true JPS6184890A (ja) | 1986-04-30 |
JPH0680856B2 JPH0680856B2 (ja) | 1994-10-12 |
Family
ID=16520016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59206237A Expired - Lifetime JPH0680856B2 (ja) | 1984-10-03 | 1984-10-03 | 半導体レーザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0680856B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288082A (ja) * | 1987-05-20 | 1988-11-25 | Hitachi Ltd | 半導体レ−ザ装置 |
JPH02164089A (ja) * | 1988-12-19 | 1990-06-25 | Nec Corp | 半導体レーザ素子 |
JPH02237185A (ja) * | 1989-03-10 | 1990-09-19 | Fuji Xerox Co Ltd | マルチビーム半導体レーザ装置 |
US4972238A (en) * | 1987-12-08 | 1990-11-20 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
WO2013047086A1 (ja) * | 2011-09-30 | 2013-04-04 | 国立大学法人京都大学 | 端面発光型フォトニック結晶レーザ素子 |
JP2016012718A (ja) * | 2014-06-02 | 2016-01-21 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザ素子 |
JP2021121038A (ja) * | 2019-06-25 | 2021-08-19 | 国立研究開発法人産業技術総合研究所 | 半導体レーザ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181244A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Semiconductor laser modulating circuit |
JPS5951586A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS59151480A (ja) * | 1983-02-17 | 1984-08-29 | Nec Corp | レ−ザダイオ−ド駆動回路 |
-
1984
- 1984-10-03 JP JP59206237A patent/JPH0680856B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181244A (en) * | 1981-04-30 | 1982-11-08 | Fujitsu Ltd | Semiconductor laser modulating circuit |
JPS5951586A (ja) * | 1982-09-17 | 1984-03-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS59151480A (ja) * | 1983-02-17 | 1984-08-29 | Nec Corp | レ−ザダイオ−ド駆動回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63288082A (ja) * | 1987-05-20 | 1988-11-25 | Hitachi Ltd | 半導体レ−ザ装置 |
JP2656490B2 (ja) * | 1987-05-20 | 1997-09-24 | 株式会社日立製作所 | 半導体レーザ装置 |
US4972238A (en) * | 1987-12-08 | 1990-11-20 | Kabushiki Kaisha Toshiba | Semiconductor laser device |
JPH02164089A (ja) * | 1988-12-19 | 1990-06-25 | Nec Corp | 半導体レーザ素子 |
JPH02237185A (ja) * | 1989-03-10 | 1990-09-19 | Fuji Xerox Co Ltd | マルチビーム半導体レーザ装置 |
WO2013047086A1 (ja) * | 2011-09-30 | 2013-04-04 | 国立大学法人京都大学 | 端面発光型フォトニック結晶レーザ素子 |
US9130339B2 (en) | 2011-09-30 | 2015-09-08 | Kyoto University | End-face-emitting photonic crystal laser element |
JP2016012718A (ja) * | 2014-06-02 | 2016-01-21 | 住友電工デバイス・イノベーション株式会社 | 半導体レーザ素子 |
JP2021121038A (ja) * | 2019-06-25 | 2021-08-19 | 国立研究開発法人産業技術総合研究所 | 半導体レーザ |
Also Published As
Publication number | Publication date |
---|---|
JPH0680856B2 (ja) | 1994-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798807B2 (en) | Semiconductor laser and semiconductor laser module | |
EP0187662A2 (en) | Monolithically integrated semiconductor optical device and method of fabricating same | |
US4792959A (en) | Laser diode | |
JPH01184892A (ja) | 半導体レーザ装置 | |
JPS6184890A (ja) | 半導体レ−ザ | |
JP4238508B2 (ja) | 光導波路型素子およびその製造方法 | |
JP2004104073A (ja) | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置 | |
JPS60149156U (ja) | レ−ザ及び光検波器をもつた半導体光源 | |
CA2186575C (en) | High output semiconductor laser element having robust electrode structure | |
JPH0851256A (ja) | 半導体レーザ | |
US4791647A (en) | Semiconductor laser | |
US20030013261A1 (en) | Semiconductor laser device which includes current confinement structure and trenches formed through current stopping layer down to active layer | |
JPS60169184A (ja) | 半導体レ−ザ | |
JPS60788A (ja) | 光集積回路およびその製造方法 | |
JPH08125270A (ja) | 積層型半導体レーザ | |
JPH09162484A (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
JPH0632345B2 (ja) | 分布反射型半導体レ−ザ | |
JPS59186385A (ja) | 半導体レ−ザ装置 | |
JPH0478186A (ja) | 半導体レーザ | |
JPS6119186A (ja) | 二波長モノリシツク半導体レ−ザアレイの製造方法 | |
JPH0637388A (ja) | 半導体レーザ素子 | |
JPS6342874B2 (ja) | ||
JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
JPS61168982A (ja) | 半導体光増幅素子 | |
JPH02251181A (ja) | 発光ダイオード装置 |