JPS6183597A - 電子楽器の音源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は電子楽器の音源回路に関し、たとえばミュー
ジックシンセサイザやボコーダなどの電子楽器において
、予め複数の音源波形データをメモリに記憶しておき、
トリガ信号に応じて所望の音源波形データを読出すよう
な電子楽器の音源回路に関する。

従来の技術 ミュージックシンセサイザやボコーダなどにおいては、
音源回路が内蔵されている。この音源回路はメモリを含
み、このメモリには多数の音源波形データが記憶されて
いる。そして、各音源波形データのそれぞれに対応して
アドレスカウンタが設けられていて、各音源波形データ
を指定するためのトリガ信号が入力されると、対応する
アドレスカウンタがクロックパルスを計数し、アドレス
信号をメモリに与えて対応する音源波形データがメモリ
から続出される。

発明が解決しようとする問題点 上ｊホの音源回路において、音源波形データを記憶する
ためには、大容量のメモリを必要とし、各音源波形デー
タを記憶しているメモリのアドレスを指定するためのア
ドレス信号も多数のビットで構成する必要がある。この
ために、アドレスカウンタのビット数が増加し、多数ビ
ットのアドレスカウンタを各音源波形データのそれぞれ
に対応して設けなければならないという欠点があった。

それゆえに、この発明の主たる目的は、メモリに記憶し
ている各音源波形データを読出すために必要なアドレス
信号のうち、下位の所定のビット数を計数するカウンタ
を共用化し、アドレスカウンタのビット数を少なくし得
る電子楽器の音源回路を提供することである。

問題点を解決するための手段 この発明に係る電子楽器の音源回路は、予め複数の音源
波形データが記憶されたメモリと、クロックパルスを発
生するクロックパルス発生手段と、各音源波形データに
対応して共通的に設けられ、クロックパルスを計数して
各音源波形データを記憶しているアドレスのうち下位の
所定のビット数だけ繰返し計数する下位アドレス計数手
段と、各音源波形データのそれぞれに対応して設けられ
、トリが信号に同期して、下位アドレス計数手段の歩進
パルスに基づいて、各音源波形データを記憶しているア
ドレスのうち上位の所定のビット数を計数する上位アド
レス計数手段とから構成される。

作用 この発明では、繰返しパルス信号を計数する下位アドレ
ス計数手段からの下位アドレス信号に基づいて、メモリ
に記憶している音源波形データのアドレスのうち下位の
所定ビットを指定し、トリが信号に応じて上位アドレス
計数手段から発生される上位アドレス信号によってトリ
が信号に対応する音源波形データのアドレスのうち上位
アドレスを指定することによって、対応する音源波形デ
ータをメモリから読出す。

実施例 第１図はこの発明の一実施例の概略ブロック図であり、
第２図は第１図に示す音源メモリ４に記憶される音源波
形データを説明するための図である。

まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。クロックパルス発生回路５はクロック
パルスを発生するものであって、そのクロックパルスを
制御信号発生回路６に与える、ＩＩＩ　１２０信号発生
回路６はクロックパルスに基づいて、アドレスマルチプ
レクサ３およびアナログデマルチプレクサ９にｉｌｌ　
６ｎ信号を与えるとともに、下位アドレス計数手段とし
てのローアドレスカウンタ７にクロックパルスを与える
。このローアドレスカウンタ７は音源メモリ４に記憶し
ている各音源波形データのアドレスのうち、下位の所定
ビットを指定するものであって、下位アドレス信号を音
源メモリ４に与える。また、ローアドレスカウンタ７は
下位の所定のビット数だけクロックパルスを計数するご
とに、歩進パルスを上位アドレス計数手段としてのハイ
アドレスカウンタ１１ないし１ｎにクロックパルスとし
て与える。

ハイアドレスカウンタ１１ないし１ｒｌは音源メモリ４
に記憶している各音源波形データ１ないしｎのそれぞれ
に対応して設けられ、トリが信号に応じて、各音源波形
データのアドレスのうち上位の所定のビットを指定する
ために上位アドレス信号を発生する。このために、ハイ
アドレスカウンタ１１ないし１ｎには、それぞれトリガ
信号１ないしｎが与えられる。各ハイアドレスカウンタ
１１ないし１ｎのそれぞれに対応して、スタートアドレ
ス設定回路２１ないし２ｎが設けられる。このスタート
アドレス設定回路２１ないし２ｎは、それぞれハイアド
レスカウンタ１１ないし１ｎによって指定されるアドレ
スのスタート点を設定するためのものである。これらの
スタートアドレス設定回路２１ないし２ｎで設定された
スタートアドレスは、それぞれハイアドレスカウンタ１
１ないし１ｎから出力される上位アドレス信号に加算・
　されて、アドレスマルチプレクサ３に与えられる。

アドレスマルチプレクサ３は制御信号発生回路６からの
制御信号に基づいて、各上位アドレス信号を選択して、
ローアドレスカウンタ７から出力された下位アドレス信
号とともに音源メモリ４に与える。

音源メモリ４は第２図に示すように、複数の音源波形デ
ータ１ないしｎを記憶していて、それぞれの音源波形デ
ータ舎記憶している下位アドレスはローアドレスカウン
タ７から出力された下位アドレス信号・によって指定さ
れ、上位アドレスはスタートアドレス設定回路２１ない
し２ｎおよびＡイアドレスカウンタ１１ないし１ｎから
出力される上位アドレス信号によってアドレス指定され
る。

音源メモリ４は上位アドレス信号と下位アドレス信号と
が与えられると、対応するアドレスから音源波形データ
を読出し、Ｄ／Ａ変換器８に与える。

Ｄ／Ａ変換器８は音源メモリ４から読出されたディジタ
ル信号としての音源波形データをアナログ信号に変換し
、音源波形信号としてアナログデマルチプレクサ９に与
える。アナログデマルチプレクサ９は制御信号発生回路
６からの＄１　ｍ信号に基づいて、音源波形信号１ない
しｎのいずれかを選択して出力する。アナログデマルチ
プレクサ９から出力された音源波形信号１ないしｎはそ
れぞれサンプルホールド回路１０１ないし１０ｎにサン
プルホールドされ、音源１ないし音源ｎとして出力され
る。

第３図および第４図はこの発明の一実施例の動作を説明
するための波形図である。

次に、第１図ないし第４図を参照して、この発明の一実
施例の動作について説明する。ローアドレスカウンタ７
は制御信号発生回路６を介して与えられたクロックパル
ス発生回路５からのクロックパルスを繰返し計数する。

そして、ローアドレスカウンタ７は下位アドレスに対応
する所定のビット数だけクロックパルスを計数すると、
その計数出力を下位アドレス信号として音源メモリ４に
与えるとともに、歩進信号をハイアドレスカウンタ１１
ないし１ｎの各クロック入力端に与える。

このとき、ハイアドレスカウンタ１１ないし１ｎは上位
アドレスを最後まで計数して停止しているものとする。

そして、ハイアドレスカウンタ１１にトリが信号１が与
えられる。

このトリガ信号１は第１図に図示していないが、たとえ
ばミュージックシンセサイザのキーボードが押鍵される
と、その押鍵信号をＣＰＵが受け、その押鍵に対応する
音高に応じたトリガ信号として発生される。なお、ＣＰ
Ｕはトリガ信号１を出力するとき、制御信号発生回路６
にも音源波形データ１を選択するための信号を与える。

ハイアドレスカウンタ１１はトリガ信号１が入力される
と、リセットされ、ローアドレスカウンタ７から歩進パ
ルスが出力されるごとに上位アドレスの所定ビット数を
計数する。スタートアドレス設定回路２１くは、たとえ
ば第２図に示すように、ｒｏｏｌ　０００Ｊが設定され
ている。アドレスマルチプレクサ３は制御信号発生回路
６からの制御信号に基づいて、ハイアドレスカウンタ１
１の出力とスタートアドレス設定回路２１で設定された
スタートアドレスとを選択し、上位アドレス信号として
音源メモリ４に与える。音源メモリ４はローアドレスカ
ウンタ７から出力される下位アナログ信号ｒ　０ＯＯＯ
ＯＯＪ　ナイＬ　ｒ　００１０００」に岳づいて、音源
波形データ１のうちたとえば第３図に示すように下７期
間の立上がり部分を読出し、上位アドレス信号に基づい
て、その立上がり部分以後の音源波形データ１のたとえ
ば下２期間の部分を読出す。そして、この音源波形デー
タ１はＤ／Ａ変換器１によってアナログ信号に変換され
、さらにアナログデマルチプレクサ９によって選択され
、サンプルホールド回路１０１にサンプルホールドされ
て音源１として出力される。

上述のごとく、この実施例によれば、音源メモリ４に記
憶している各音源波形データ１ないしｎの下位アドレス
を指定するための下位アドレス信号を１つのローアドレ
スカウンタ７から出力し、上位アドレス信号をハイアド
レスカウンタ１１ないし１ｎから出力するようにしたの
で、ハイアドレスカウンタ１１ないし１ｎのビット数を
少なくすることができる。

なお、上述の実施例では、ハイアドレスカウンタ１ない
しｎはトリガ信号に同期しているが、ローアドレスカウ
ンタ７はトリが信号に非同期でクロックパルスを計数し
ている。このため、ローアドレスカウンタ７の計数出力
が零のときにトリが信号が出力されれば、第３図に示す
音源波形の最初の立上がり部分から読出されるが、ロー
アドレスカウンタ７が計数を開始してから１７時間経過
後にトリが信号が出力されると、音源波形の立上がり部
分が途切れることになる。しかし、ローアドレスカウン
タ７が下位アドレスの計数する時間を人間が音の途切れ
を感じる限界とされる数ｍ５ｅｃないし１０　ｍ５ｅｃ
＋、：選べば、特に不自然に聞こえることはない。逆に
、トリが信号が出力されるタイミングにより、毎回毎回
、音源波形の立上がり部分の読出タイミングが℃、ある
いはｔｚのように異なるため、面白みのある音作りがで
きる。すなわち、同じ音であるけれども立上がりの特徴
部分が微妙に異なった音を発生すること戸できる。

また、第４図に示すように、音源メモリ４の下位アドレ
スのうち先頭の下５期間に相当する所定のビットだけ音
源波形データを零にしておけば、トリガ信号の出力され
るタイミングに応じて、音源波形が立上がるまでのタイ
ミングを異ならせることができ、従来のように機械的な
タイミングで発生させた音とは異なった音作りをできる
。

発明の効果 以上のように、この発明によれば、メモリに記憶してい
る音源波形データを読出すためのアドレス信号を上位ビ
ットと下位ビットとに区分けし、下位の所定のビット数
を共通に設けた下位アドレス計数手段により計数し、上
位アドレスビットは各音源波形データのそれぞれに対応
して設けた上位アドレス計数手段により出力するように
したので、上位アドレス計数手段のビット数を少なくす
ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の概略ブロック図である。 第２図は第１図に示した音源メモリに記憶される音源波
形データを説明するための図である。第３図および第４
図は音源波形の一例を示す図である。 図において、３はアドレスマルチプレクサ、４は音源メ
モリ、５はクロックパルス発生回路、６は制御信号発生
回路、７はローアドレスカウンタ、８はＤ／Ａ変換器、
９はアナログデマルチプレクサ、１１ないし１ｎはハイ
アドレスカウンタ、２１ないし２ｎはスタートアドレス
設定回路、１０１ないし１０ｎはサンプルホールド回路
を示す。

Claims (1)

1. 【特許請求の範囲】 予め複数の音源波形データが記憶されたメモリを含み、
   トリガ信号に応じて所望の音源波形データを前記メモリ
   から読出すための電子楽器の音源回路であつて、 クロックパルスを発生するクロックパルス発生手段と、 前記各音源波形データに対して共通的に設けられ、前記
   クロックパルス発生手段からのクロックパルスに基づい
   て、前記メモリに記憶している各音源波形データのアド
   レスのうち下位の所定のビット数だけ繰返し計数し、そ
   の計数出力を下位アドレス信号として前記メモリに与え
   る下位アドレス計数手段と、 前記各音源波形データのそれぞれに対応して設けられ、
   前記トリガ信号に同期して、前記下位アドレス計数手段
   が前記所定のビット数を計数するごとに出力する歩進パ
   ルスに基づいて、前記メモリに記憶している各音源波形
   データのアドレスのうち上位の所定のビット数を計数し
   、その計数出力を上位アドレス信号として前記メモリに
   与える上位アドレス計数手段とを備え、 前記下位アドレス計数手段からの下位アドレス信号と前
   記上位アドレス計数手段からの上位アドレス信号とによ
   つて指定される前記メモリのアドレスから該当する音源
   波形データを読出すようにしたことを特徴とする、電子
   楽器の音源回路。