JPS6183597A - Sound source circuit for electronic musical instrument - Google Patents
Sound source circuit for electronic musical instrumentInfo
- Publication number
- JPS6183597A JPS6183597A JP59206681A JP20668184A JPS6183597A JP S6183597 A JPS6183597 A JP S6183597A JP 59206681 A JP59206681 A JP 59206681A JP 20668184 A JP20668184 A JP 20668184A JP S6183597 A JPS6183597 A JP S6183597A
- Authority
- JP
- Japan
- Prior art keywords
- sound source
- address
- waveform data
- memory
- source waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
この発明は電子楽器の音源回路に関し、たとえばミュー
ジックシンセサイザやボコーダなどの電子楽器において
、予め複数の音源波形データをメモリに記憶しておき、
トリガ信号に応じて所望の音源波形データを読出すよう
な電子楽器の音源回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a sound source circuit for an electronic musical instrument, for example, in an electronic musical instrument such as a music synthesizer or a vocoder, a plurality of sound source waveform data are stored in a memory in advance.
The present invention relates to a sound source circuit for an electronic musical instrument that reads desired sound source waveform data in response to a trigger signal.
従来の技術
ミュージックシンセサイザやボコーダなどにおいては、
音源回路が内蔵されている。この音源回路はメモリを含
み、このメモリには多数の音源波形データが記憶されて
いる。そして、各音源波形データのそれぞれに対応して
アドレスカウンタが設けられていて、各音源波形データ
を指定するためのトリガ信号が入力されると、対応する
アドレスカウンタがクロックパルスを計数し、アドレス
信号をメモリに与えて対応する音源波形データがメモリ
から続出される。In conventional technology such as music synthesizers and vocoders,
Built-in sound source circuit. This sound source circuit includes a memory, and this memory stores a large amount of sound source waveform data. An address counter is provided corresponding to each sound source waveform data, and when a trigger signal for specifying each sound source waveform data is input, the corresponding address counter counts clock pulses and outputs an address signal. is applied to the memory, and the corresponding sound source waveform data is successively output from the memory.
発明が解決しようとする問題点
上ｊホの音源回路において、音源波形データを記憶する
ためには、大容量のメモリを必要とし、各音源波形デー
タを記憶しているメモリのアドレスを指定するためのア
ドレス信号も多数のビットで構成する必要がある。この
ために、アドレスカウンタのビット数が増加し、多数ビ
ットのアドレスカウンタを各音源波形データのそれぞれ
に対応して設けなければならないという欠点があった。Problems to be Solved by the Invention In the sound source circuit described in (j) above, a large capacity memory is required to store the sound source waveform data, and it is necessary to specify the address of the memory storing each sound source waveform data. The address signal must also consist of a large number of bits. For this reason, the number of bits of the address counter increases, resulting in the disadvantage that a multi-bit address counter must be provided for each piece of sound source waveform data.
それゆえに、この発明の主たる目的は、メモリに記憶し
ている各音源波形データを読出すために必要なアドレス
信号のうち、下位の所定のビット数を計数するカウンタ
を共用化し、アドレスカウンタのビット数を少なくし得
る電子楽器の音源回路を提供することである。Therefore, the main object of the present invention is to share a counter that counts a predetermined number of lower bits of the address signal necessary to read out each sound source waveform data stored in a memory, and to An object of the present invention is to provide a sound source circuit for an electronic musical instrument whose number can be reduced.
問題点を解決するための手段
この発明に係る電子楽器の音源回路は、予め複数の音源
波形データが記憶されたメモリと、クロックパルスを発
生するクロックパルス発生手段と、各音源波形データに
対応して共通的に設けられ、クロックパルスを計数して
各音源波形データを記憶しているアドレスのうち下位の
所定のビット数だけ繰返し計数する下位アドレス計数手
段と、各音源波形データのそれぞれに対応して設けられ
、トリが信号に同期して、下位アドレス計数手段の歩進
パルスに基づいて、各音源波形データを記憶しているア
ドレスのうち上位の所定のビット数を計数する上位アド
レス計数手段とから構成される。Means for Solving the Problems A sound source circuit for an electronic musical instrument according to the present invention includes a memory in which a plurality of sound source waveform data are stored in advance, a clock pulse generating means for generating clock pulses, and a sound source circuit corresponding to each sound source waveform data. a lower address counting means which is commonly provided in each of the sound source waveform data and which repeatedly counts a predetermined number of lower bits of the address storing each sound source waveform data by counting clock pulses; upper address counting means for counting a predetermined upper predetermined number of bits of the address storing each sound source waveform data in synchronization with the signal and based on the step pulse of the lower address counting means; It consists of
作用
この発明では、繰返しパルス信号を計数する下位アドレ
ス計数手段からの下位アドレス信号に基づいて、メモリ
に記憶している音源波形データのアドレスのうち下位の
所定ビットを指定し、トリが信号に応じて上位アドレス
計数手段から発生される上位アドレス信号によってトリ
が信号に対応する音源波形データのアドレスのうち上位
アドレスを指定することによって、対応する音源波形デ
ータをメモリから読出す。According to the present invention, a predetermined lower bit of the address of the sound source waveform data stored in the memory is specified based on the lower address signal from the lower address counting means for counting repetitive pulse signals, and the bird responds to the signal. The controller reads out the corresponding sound source waveform data from the memory by designating the high order address among the addresses of the sound source waveform data corresponding to the signal using the high order address signal generated from the high order address counting means.
実施例
第１図はこの発明の一実施例の概略ブロック図であり、
第２図は第１図に示す音源メモリ４に記憶される音源波
形データを説明するための図である。Embodiment FIG. 1 is a schematic block diagram of an embodiment of the present invention.
FIG. 2 is a diagram for explaining the sound source waveform data stored in the sound source memory 4 shown in FIG.
まず、第１図を参照して、この発明の一実施例の構成に
ついて説明する。クロックパルス発生回路５はクロック
パルスを発生するものであって、そのクロックパルスを
制御信号発生回路６に与える、ＩＩＩ １２０信号発生
回路６はクロックパルスに基づいて、アドレスマルチプ
レクサ３およびアナログデマルチプレクサ９にｉｌｌ
６ｎ信号を与えるとともに、下位アドレス計数手段とし
てのローアドレスカウンタ７にクロックパルスを与える
。このローアドレスカウンタ７は音源メモリ４に記憶し
ている各音源波形データのアドレスのうち、下位の所定
ビットを指定するものであって、下位アドレス信号を音
源メモリ４に与える。また、ローアドレスカウンタ７は
下位の所定のビット数だけクロックパルスを計数するご
とに、歩進パルスを上位アドレス計数手段としてのハイ
アドレスカウンタ１１ないし１ｎにクロックパルスとし
て与える。First, the configuration of an embodiment of the present invention will be described with reference to FIG. The clock pulse generation circuit 5 generates clock pulses and supplies the clock pulses to the control signal generation circuit 6. The III-120 signal generation circuit 6 supplies the clock pulses to the address multiplexer 3 and analog demultiplexer 9 based on the clock pulses. ill
6n signal is applied, and a clock pulse is also applied to the row address counter 7 as lower address counting means. The row address counter 7 designates a lower predetermined bit of the address of each sound source waveform data stored in the sound source memory 4, and provides a lower address signal to the sound source memory 4. Furthermore, each time the low address counter 7 counts clock pulses by a predetermined number of lower bits, it supplies a step pulse as a clock pulse to the high address counters 11 to 1n serving as upper address counting means.
ハイアドレスカウンタ１１ないし１ｒｌは音源メモリ４
に記憶している各音源波形データ１ないしｎのそれぞれ
に対応して設けられ、トリが信号に応じて、各音源波形
データのアドレスのうち上位の所定のビットを指定する
ために上位アドレス信号を発生する。このために、ハイ
アドレスカウンタ１１ないし１ｎには、それぞれトリガ
信号１ないしｎが与えられる。各ハイアドレスカウンタ
１１ないし１ｎのそれぞれに対応して、スタートアドレ
ス設定回路２１ないし２ｎが設けられる。このスタート
アドレス設定回路２１ないし２ｎは、それぞれハイアド
レスカウンタ１１ないし１ｎによって指定されるアドレ
スのスタート点を設定するためのものである。これらの
スタートアドレス設定回路２１ないし２ｎで設定された
スタートアドレスは、それぞれハイアドレスカウンタ１
１ないし１ｎから出力される上位アドレス信号に加算・
されて、アドレスマルチプレクサ３に与えられる。High address counter 11 to 1rl is sound source memory 4
is provided corresponding to each sound source waveform data 1 to n stored in the memory, and the bird sends an upper address signal in order to designate a predetermined upper bit of the address of each sound source waveform data in response to the signal. Occur. For this purpose, trigger signals 1 to n are applied to high address counters 11 to 1n, respectively. Start address setting circuits 21 to 2n are provided corresponding to high address counters 11 to 1n, respectively. The start address setting circuits 21 to 2n are for setting the start point of the address specified by the high address counters 11 to 1n, respectively. The start addresses set by these start address setting circuits 21 to 2n are respectively input to the high address counter 1.
Add to the upper address signal output from 1 to 1n.
and is applied to the address multiplexer 3.
アドレスマルチプレクサ３は制御信号発生回路６からの
制御信号に基づいて、各上位アドレス信号を選択して、
ローアドレスカウンタ７から出力された下位アドレス信
号とともに音源メモリ４に与える。The address multiplexer 3 selects each upper address signal based on the control signal from the control signal generation circuit 6, and
It is applied to the sound source memory 4 together with the lower address signal output from the row address counter 7.
音源メモリ４は第２図に示すように、複数の音源波形デ
ータ１ないしｎを記憶していて、それぞれの音源波形デ
ータ舎記憶している下位アドレスはローアドレスカウン
タ７から出力された下位アドレス信号・によって指定さ
れ、上位アドレスはスタートアドレス設定回路２１ない
し２ｎおよびＡイアドレスカウンタ１１ないし１ｎから
出力される上位アドレス信号によってアドレス指定され
る。As shown in FIG. 2, the sound source memory 4 stores a plurality of sound source waveform data 1 to n, and the lower address stored in each sound source waveform data is the lower address signal output from the row address counter 7. The upper address is specified by the upper address signal output from the start address setting circuits 21 to 2n and the A ear address counters 11 to 1n.
音源メモリ４は上位アドレス信号と下位アドレス信号と
が与えられると、対応するアドレスから音源波形データ
を読出し、Ｄ／Ａ変換器８に与える。When the sound source memory 4 is supplied with the upper address signal and the lower address signal, it reads sound source waveform data from the corresponding address and supplies it to the D/A converter 8 .
Ｄ／Ａ変換器８は音源メモリ４から読出されたディジタ
ル信号としての音源波形データをアナログ信号に変換し
、音源波形信号としてアナログデマルチプレクサ９に与
える。アナログデマルチプレクサ９は制御信号発生回路
６からの＄１ ｍ信号に基づいて、音源波形信号１ない
しｎのいずれかを選択して出力する。アナログデマルチ
プレクサ９から出力された音源波形信号１ないしｎはそ
れぞれサンプルホールド回路１０１ないし１０ｎにサン
プルホールドされ、音源１ないし音源ｎとして出力され
る。The D/A converter 8 converts the sound source waveform data as a digital signal read from the sound source memory 4 into an analog signal, and supplies it to the analog demultiplexer 9 as a sound source waveform signal. The analog demultiplexer 9 selects and outputs one of the sound source waveform signals 1 to n based on the $1 m signal from the control signal generation circuit 6. Sound source waveform signals 1 to n outputted from the analog demultiplexer 9 are sampled and held in sample and hold circuits 101 to 10n, respectively, and output as sound sources 1 to n.
第３図および第４図はこの発明の一実施例の動作を説明
するための波形図である。FIGS. 3 and 4 are waveform diagrams for explaining the operation of an embodiment of the present invention.
次に、第１図ないし第４図を参照して、この発明の一実
施例の動作について説明する。ローアドレスカウンタ７
は制御信号発生回路６を介して与えられたクロックパル
ス発生回路５からのクロックパルスを繰返し計数する。Next, the operation of one embodiment of the present invention will be described with reference to FIGS. 1 to 4. Low address counter 7
repeatedly counts clock pulses from the clock pulse generation circuit 5 applied via the control signal generation circuit 6.
そして、ローアドレスカウンタ７は下位アドレスに対応
する所定のビット数だけクロックパルスを計数すると、
その計数出力を下位アドレス信号として音源メモリ４に
与えるとともに、歩進信号をハイアドレスカウンタ１１
ないし１ｎの各クロック入力端に与える。Then, when the row address counter 7 counts clock pulses by a predetermined number of bits corresponding to the lower address,
The counting output is given to the sound source memory 4 as a lower address signal, and the step signal is given to the high address counter 11.
to 1n clock input terminals.
このとき、ハイアドレスカウンタ１１ないし１ｎは上位
アドレスを最後まで計数して停止しているものとする。At this time, it is assumed that the high address counters 11 to 1n have counted the upper addresses to the end and have stopped.
そして、ハイアドレスカウンタ１１にトリが信号１が与
えられる。Then, a signal 1 is applied to the high address counter 11.
このトリガ信号１は第１図に図示していないが、たとえ
ばミュージックシンセサイザのキーボードが押鍵される
と、その押鍵信号をＣＰＵが受け、その押鍵に対応する
音高に応じたトリガ信号として発生される。なお、ＣＰ
Ｕはトリガ信号１を出力するとき、制御信号発生回路６
にも音源波形データ１を選択するための信号を与える。Although this trigger signal 1 is not shown in FIG. 1, for example, when a key is pressed on the keyboard of a music synthesizer, the CPU receives the key press signal and outputs a trigger signal according to the pitch corresponding to the pressed key. generated. In addition, C.P.
When U outputs the trigger signal 1, the control signal generation circuit 6
A signal for selecting the sound source waveform data 1 is also given to the sound source waveform data 1.
ハイアドレスカウンタ１１はトリガ信号１が入力される
と、リセットされ、ローアドレスカウンタ７から歩進パ
ルスが出力されるごとに上位アドレスの所定ビット数を
計数する。スタートアドレス設定回路２１くは、たとえ
ば第２図に示すように、ｒｏｏｌ ０００Ｊが設定され
ている。アドレスマルチプレクサ３は制御信号発生回路
６からの制御信号に基づいて、ハイアドレスカウンタ１
１の出力とスタートアドレス設定回路２１で設定された
スタートアドレスとを選択し、上位アドレス信号として
音源メモリ４に与える。音源メモリ４はローアドレスカ
ウンタ７から出力される下位アナログ信号ｒ ０ＯＯＯ
ＯＯＪ ナイＬ ｒ ００１０００」に岳づいて、音源
波形データ１のうちたとえば第３図に示すように下７期
間の立上がり部分を読出し、上位アドレス信号に基づい
て、その立上がり部分以後の音源波形データ１のたとえ
ば下２期間の部分を読出す。そして、この音源波形デー
タ１はＤ／Ａ変換器１によってアナログ信号に変換され
、さらにアナログデマルチプレクサ９によって選択され
、サンプルホールド回路１０１にサンプルホールドされ
て音源１として出力される。The high address counter 11 is reset when the trigger signal 1 is input, and counts a predetermined number of bits of the upper address every time a step pulse is output from the low address counter 7. In the start address setting circuit 21, for example, as shown in FIG. 2, rool 000J is set. The address multiplexer 3 outputs the high address counter 1 based on the control signal from the control signal generation circuit 6.
1 and the start address set by the start address setting circuit 21 are selected and applied to the sound source memory 4 as an upper address signal. The sound source memory 4 receives the lower analog signal r0OOOO output from the row address counter 7.
001000'', read out the rising portion of the lower seven periods of the sound source waveform data 1 as shown in FIG. 3, and read out the rising portion of the lower seven periods as shown in FIG. For example, the lower two periods are read out. This sound source waveform data 1 is converted into an analog signal by a D/A converter 1, further selected by an analog demultiplexer 9, sampled and held by a sample and hold circuit 101, and outputted as a sound source 1.
上述のごとく、この実施例によれば、音源メモリ４に記
憶している各音源波形データ１ないしｎの下位アドレス
を指定するための下位アドレス信号を１つのローアドレ
スカウンタ７から出力し、上位アドレス信号をハイアド
レスカウンタ１１ないし１ｎから出力するようにしたの
で、ハイアドレスカウンタ１１ないし１ｎのビット数を
少なくすることができる。As described above, according to this embodiment, one row address counter 7 outputs a lower address signal for specifying the lower address of each sound source waveform data 1 to n stored in the sound source memory 4, and the upper address Since the signals are output from the high address counters 11 to 1n, the number of bits of the high address counters 11 to 1n can be reduced.
なお、上述の実施例では、ハイアドレスカウンタ１ない
しｎはトリガ信号に同期しているが、ローアドレスカウ
ンタ７はトリが信号に非同期でクロックパルスを計数し
ている。このため、ローアドレスカウンタ７の計数出力
が零のときにトリが信号が出力されれば、第３図に示す
音源波形の最初の立上がり部分から読出されるが、ロー
アドレスカウンタ７が計数を開始してから１７時間経過
後にトリが信号が出力されると、音源波形の立上がり部
分が途切れることになる。しかし、ローアドレスカウン
タ７が下位アドレスの計数する時間を人間が音の途切れ
を感じる限界とされる数ｍ５ｅｃないし１０ ｍ５ｅｃ
＋、：選べば、特に不自然に聞こえることはない。逆に
、トリが信号が出力されるタイミングにより、毎回毎回
、音源波形の立上がり部分の読出タイミングが℃、ある
いはｔｚのように異なるため、面白みのある音作りがで
きる。すなわち、同じ音であるけれども立上がりの特徴
部分が微妙に異なった音を発生すること戸できる。In the above embodiment, the high address counters 1 to n are synchronized with the trigger signal, but the low address counter 7 counts clock pulses asynchronously with the trigger signal. Therefore, if a signal is output when the count output of the row address counter 7 is zero, it will be read from the first rising part of the sound source waveform shown in FIG. 3, but the row address counter 7 will start counting. When the bird signal is output after 17 hours have elapsed, the rising portion of the sound source waveform will be interrupted. However, the time taken by the low address counter 7 to count the lower addresses is a number of m5ec to 10 m5ec, which is the limit at which a human can feel an interruption in the sound.
+: If you choose, it won't sound particularly unnatural. On the other hand, depending on the timing at which the signal is output, the reading timing of the rising portion of the sound source waveform differs each time, such as in degrees Celsius or tz, so it is possible to create interesting sounds. In other words, although the sound is the same, the characteristic part of the rise can produce slightly different sounds.
また、第４図に示すように、音源メモリ４の下位アドレ
スのうち先頭の下５期間に相当する所定のビットだけ音
源波形データを零にしておけば、トリガ信号の出力され
るタイミングに応じて、音源波形が立上がるまでのタイ
ミングを異ならせることができ、従来のように機械的な
タイミングで発生させた音とは異なった音作りをできる
。Furthermore, as shown in FIG. 4, if the sound source waveform data is set to zero for only predetermined bits corresponding to the lower five periods of the beginning among the lower addresses of the sound source memory 4, the sound source waveform data can be set to zero according to the timing at which the trigger signal is output , the timing until the sound source waveform rises can be varied, making it possible to create a sound that is different from conventional sounds generated using mechanical timing.
発明の効果
以上のように、この発明によれば、メモリに記憶してい
る音源波形データを読出すためのアドレス信号を上位ビ
ットと下位ビットとに区分けし、下位の所定のビット数
を共通に設けた下位アドレス計数手段により計数し、上
位アドレスビットは各音源波形データのそれぞれに対応
して設けた上位アドレス計数手段により出力するように
したので、上位アドレス計数手段のビット数を少なくす
ることができる。Effects of the Invention As described above, according to the present invention, an address signal for reading sound source waveform data stored in a memory is divided into upper bits and lower bits, and a predetermined number of lower bits are shared. The count is performed by the lower address counting means provided, and the upper address bits are output by the upper address counting means provided corresponding to each sound source waveform data, so the number of bits of the upper address counting means can be reduced. can.
第１図はこの発明の一実施例の概略ブロック図である。
第２図は第１図に示した音源メモリに記憶される音源波
形データを説明するための図である。第３図および第４
図は音源波形の一例を示す図である。
図において、３はアドレスマルチプレクサ、４は音源メ
モリ、５はクロックパルス発生回路、６は制御信号発生
回路、７はローアドレスカウンタ、８はＤ／Ａ変換器、
９はアナログデマルチプレクサ、１１ないし１ｎはハイ
アドレスカウンタ、２１ないし２ｎはスタートアドレス
設定回路、１０１ないし１０ｎはサンプルホールド回路
を示す。FIG. 1 is a schematic block diagram of an embodiment of the present invention. FIG. 2 is a diagram for explaining sound source waveform data stored in the sound source memory shown in FIG. Figures 3 and 4
The figure is a diagram showing an example of a sound source waveform. In the figure, 3 is an address multiplexer, 4 is a sound source memory, 5 is a clock pulse generation circuit, 6 is a control signal generation circuit, 7 is a row address counter, 8 is a D/A converter,
9 is an analog demultiplexer, 11 to 1n are high address counters, 21 to 2n are start address setting circuits, and 101 to 10n are sample and hold circuits.
Claims (1)
トリガ信号に応じて所望の音源波形データを前記メモリ
から読出すための電子楽器の音源回路であつて、 クロックパルスを発生するクロックパルス発生手段と、 前記各音源波形データに対して共通的に設けられ、前記
クロックパルス発生手段からのクロックパルスに基づい
て、前記メモリに記憶している各音源波形データのアド
レスのうち下位の所定のビット数だけ繰返し計数し、そ
の計数出力を下位アドレス信号として前記メモリに与え
る下位アドレス計数手段と、 前記各音源波形データのそれぞれに対応して設けられ、
前記トリガ信号に同期して、前記下位アドレス計数手段
が前記所定のビット数を計数するごとに出力する歩進パ
ルスに基づいて、前記メモリに記憶している各音源波形
データのアドレスのうち上位の所定のビット数を計数し
、その計数出力を上位アドレス信号として前記メモリに
与える上位アドレス計数手段とを備え、 前記下位アドレス計数手段からの下位アドレス信号と前
記上位アドレス計数手段からの上位アドレス信号とによ
つて指定される前記メモリのアドレスから該当する音源
波形データを読出すようにしたことを特徴とする、電子
楽器の音源回路。[Scope of Claims] Includes a memory in which a plurality of sound source waveform data are stored in advance,
A sound source circuit for an electronic musical instrument for reading desired sound source waveform data from the memory in response to a trigger signal, comprising: a clock pulse generating means for generating a clock pulse; and a common provision for each of the sound source waveform data. Based on the clock pulse from the clock pulse generating means, a predetermined number of lower bits of the address of each sound source waveform data stored in the memory are counted repeatedly, and the counting output is used as the lower address signal to be used as the lower address signal. lower address counting means for giving to the memory; and provided corresponding to each of the sound source waveform data,
In synchronization with the trigger signal, the upper address of each sound source waveform data stored in the memory is determined based on a step pulse output by the lower address counting means every time the lower address counting means counts the predetermined number of bits. an upper address counting means for counting a predetermined number of bits and supplying the count output to the memory as an upper address signal; the lower address signal from the lower address counting means and the upper address signal from the upper address counting means; 1. A sound source circuit for an electronic musical instrument, characterized in that sound source waveform data is read from an address in the memory specified by.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206681A JPS6183597A (en) | 1984-10-01 | 1984-10-01 | Sound source circuit for electronic musical instrument |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206681A JPS6183597A (en) | 1984-10-01 | 1984-10-01 | Sound source circuit for electronic musical instrument |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6183597A true JPS6183597A (en) | 1986-04-28 |
| JPH0573032B2 JPH0573032B2 (en) | 1993-10-13 |
Family
ID=16527347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206681A Granted JPS6183597A (en) | 1984-10-01 | 1984-10-01 | Sound source circuit for electronic musical instrument |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6183597A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487518A (en) * | 1977-12-24 | 1979-07-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS58205194A (en) * | 1982-05-25 | 1983-11-30 | ヤマハ株式会社 | Automatic rhythm performer |
| JPS5949597A (en) * | 1982-09-14 | 1984-03-22 | ヤマハ株式会社 | Music tone formation apparatus |
| JPS5950498A (en) * | 1982-09-16 | 1984-03-23 | ヤマハ株式会社 | Electronic musical instrument |
-
1984
- 1984-10-01 JP JP59206681A patent/JPS6183597A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487518A (en) * | 1977-12-24 | 1979-07-12 | Nippon Gakki Seizo Kk | Electronic musical instrument |
| JPS58205194A (en) * | 1982-05-25 | 1983-11-30 | ヤマハ株式会社 | Automatic rhythm performer |
| JPS5949597A (en) * | 1982-09-14 | 1984-03-22 | ヤマハ株式会社 | Music tone formation apparatus |
| JPS5950498A (en) * | 1982-09-16 | 1984-03-23 | ヤマハ株式会社 | Electronic musical instrument |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0573032B2 (en) | 1993-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3878750A (en) | Programmable music synthesizer | |
| JPS6133199B2 (en) | ||
| JPH0760310B2 (en) | Touch control device | |
| US5559994A (en) | Memory control apparatus permitting concurrent access by compressing addressing time window and multiplexing | |
| US5615189A (en) | Digital audio synchronous player | |
| JPS6183597A (en) | Sound source circuit for electronic musical instrument | |
| JPS61260295A (en) | Electronic musical instrument | |
| KR830000426B1 (en) | Electronic musical instruments | |
| US5303629A (en) | Acoustic data output device having single addressable memory | |
| JPS59116854A (en) | Time function generator | |
| JPS6154236B2 (en) | ||
| JP3055784B2 (en) | Time management device for music playback sequencer | |
| JPS6158915B2 (en) | ||
| KR930005224B1 (en) | Control data processing device of tone source ic | |
| JPS5483703A (en) | Audio synthesizer | |
| CA1334870C (en) | Speech synthesizer using shift register sequence generator | |
| JPH0348640Y2 (en) | ||
| KR920004439Y1 (en) | Data converting circuit | |
| JP2595998B2 (en) | Electronic musical instrument | |
| JPH0799478B2 (en) | Electronic musical instrument | |
| JPS5882298A (en) | Envelope control circuit for electronic musical instrument | |
| JPS63141415A (en) | Parallel serial conversion circuit | |
| JPS6138478B2 (en) | ||
| JPS63127293A (en) | Electronic musical instrument | |
| JPS5842477B2 (en) | electronic musical instruments |