JPS6182246A - システム立上げ時における自己診断制御方式 - Google Patents
システム立上げ時における自己診断制御方式Info
- Publication number
- JPS6182246A JPS6182246A JP59204255A JP20425584A JPS6182246A JP S6182246 A JPS6182246 A JP S6182246A JP 59204255 A JP59204255 A JP 59204255A JP 20425584 A JP20425584 A JP 20425584A JP S6182246 A JPS6182246 A JP S6182246A
- Authority
- JP
- Japan
- Prior art keywords
- memory test
- memory
- test
- key input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はシステム立上げ時における自己診断制御方式に
関する。
関する。
近年、半導体技術の進歩により、マイクロプロセッサ及
びその周辺ファミリーである周辺デバイス制御用のＬＳ
Ｉが安価に人手出来る様になった。これら既成のＬＳＩ
コンポーネントは外部論理回路を付加せずに組合せ可能
でありこれらが持つソフトウェア命令を用いて有機的に
結合することにより比較的高性能なマイクロコンピュー
タシステムを構築することが出来る。
びその周辺ファミリーである周辺デバイス制御用のＬＳ
Ｉが安価に人手出来る様になった。これら既成のＬＳＩ
コンポーネントは外部論理回路を付加せずに組合せ可能
でありこれらが持つソフトウェア命令を用いて有機的に
結合することにより比較的高性能なマイクロコンピュー
タシステムを構築することが出来る。
ところで上述したシステムにおいて、電源ＯＮ直後シス
テムの自己診断を行なう際、リソースとして供給される
メモリ全てにつき、データのＲｅａｄ ／ Ｗｒｉｔｅ
を行ない、そしてそのデータの比較を行なうことにより
正常動作を確認していた。システムは、この自己診断終
了後、プートヌトランプローダを起動しシステムを立上
げる。
テムの自己診断を行なう際、リソースとして供給される
メモリ全てにつき、データのＲｅａｄ ／ Ｗｒｉｔｅ
を行ない、そしてそのデータの比較を行なうことにより
正常動作を確認していた。システムは、この自己診断終
了後、プートヌトランプローダを起動しシステムを立上
げる。
一方、最近の１６ビツト系パソコン用ソフトウエアが使
用するメモリサイズの増大に伴い、システムメモリの構
成規模が増大する傾向にある。従って電源投入からプー
トストラップローダ起動に至る待ち時間が非常に長くな
るといった欠点を有していた。
用するメモリサイズの増大に伴い、システムメモリの構
成規模が増大する傾向にある。従って電源投入からプー
トストラップローダ起動に至る待ち時間が非常に長くな
るといった欠点を有していた。
本発明は上記欠点に鑑みてなさｔたものであり、システ
ム立上げ時のメモリテストをユーザ制御の下にスキップ
出来る構成とすることにより、システム立上げ時間の短
縮をはかったシステム立上げ時における自己診断制御方
式を提供することを目的とする。
ム立上げ時のメモリテストをユーザ制御の下にスキップ
出来る構成とすることにより、システム立上げ時間の短
縮をはかったシステム立上げ時における自己診断制御方
式を提供することを目的とする。
本発明は上記目的を実現するため、システム立上げ時に
おけるメモリテストをユーザ判断の下でスキップ出来る
構成としたものである。このため、システム内にメモリ
テストのスキップを指示するフラグ（メモリ空間上にソ
フトウェア的に設定されるか、もしくはハードウェア的
にスイッチ等により特定レジスタにセットされても良い
）を付加し、キーボードあるいはスイッチ等により、ユ
ーザがその指示データを設定する。更に、システム内に
付加された処理プログラムにより、メモリテスト期間中
、上記フラグを常時スキャンしてメモリテストスキップ
指示の有無を調べ、有意となったとき、そのメモリテス
トを中断し、ＩＰＩ、へ処理を移行するものである。
おけるメモリテストをユーザ判断の下でスキップ出来る
構成としたものである。このため、システム内にメモリ
テストのスキップを指示するフラグ（メモリ空間上にソ
フトウェア的に設定されるか、もしくはハードウェア的
にスイッチ等により特定レジスタにセットされても良い
）を付加し、キーボードあるいはスイッチ等により、ユ
ーザがその指示データを設定する。更に、システム内に
付加された処理プログラムにより、メモリテスト期間中
、上記フラグを常時スキャンしてメモリテストスキップ
指示の有無を調べ、有意となったとき、そのメモリテス
トを中断し、ＩＰＩ、へ処理を移行するものである。
このことによりシステム立上げに要する時間の短縮をは
かることが出来る。
かることが出来る。
以下１図面を使用して本発明実施例につき詳細に説明す
る。第１図は本発明の実施例を示すブロック図である。
る。第１図は本発明の実施例を示すブロック図である。
図において、１はシステムの制御中枢となるマイクロプ
ロセッサ（μＣＰＵ）であり、各種ハードウェアリソー
スが接続される。ハードウェアリソースとして、ここで
は、特にメモリユニット主１表示ユニツ） （ＣＲＴ）
３、キー♂−ドユニソト４が示されている。上社表示ユ
ニット３．キー？−ドユニント４はキーボード／ＣＲＴ
インタフェースとなる周辺側御ｒバイス５を介し、マイ
クロプロセッサ１と接続される。
ロセッサ（μＣＰＵ）であり、各種ハードウェアリソー
スが接続される。ハードウェアリソースとして、ここで
は、特にメモリユニット主１表示ユニツ） （ＣＲＴ）
３、キー♂−ドユニソト４が示されている。上社表示ユ
ニット３．キー？−ドユニント４はキーボード／ＣＲＴ
インタフェースとなる周辺側御ｒバイス５を介し、マイ
クロプロセッサ１と接続される。
第２図にメモリテストｚのメモリマンノが示されている
。メセリュニソ）ｆｆには、ＲＡ、Ｍモジュール２１．
ＲＯＭ Ｔ３Ｉ０８２２．レジスタ域２３がマツピン
グされる。ＲＡ、 Ｍモジュール２ノ（（は、各種プロ
グラムデータが格納され、ＲＯＭ−ＢＩＯ８２２には、
キーが−ド。
。メセリュニソ）ｆｆには、ＲＡ、Ｍモジュール２１．
ＲＯＭ Ｔ３Ｉ０８２２．レジスタ域２３がマツピン
グされる。ＲＡ、 Ｍモジュール２ノ（（は、各種プロ
グラムデータが格納され、ＲＯＭ−ＢＩＯ８２２には、
キーが−ド。
表示ユニット等入出力デバイスのための物理入出力制御
プログラムが格納さ扛る。又、このＲＯＭ ＢＩＯ８
２２には、第３図にフローチャートとして示すテストル
ーチンも格納される。
プログラムが格納さ扛る。又、このＲＯＭ ＢＩＯ８
２２には、第３図にフローチャートとして示すテストル
ーチンも格納される。
尚、レジスタ域２３のあるビットはメモリスキノジ指示
のために割付けられであるものとする。
のために割付けられであるものとする。
第３図は本発明実施例の動作を示すフローチャートであ
り、具体的には、ＲＯＭ ＢＩＯ８２２として提供さ
れるテストルーチンの一部のフローを示す。
り、具体的には、ＲＯＭ ＢＩＯ８２２として提供さ
れるテストルーチンの一部のフローを示す。
以下、本発明実施例の動作につき詳細に説明する。まず
、システムの電源が投入されると、システムで使用され
る主要ＬＳＩの動作テスト及び初期化が行なわれる。こ
れが正常であれば周辺制御デバイス５として示されるキ
ーが−ドインターフェースの動作テストが行なわれる。
、システムの電源が投入されると、システムで使用され
る主要ＬＳＩの動作テスト及び初期化が行なわれる。こ
れが正常であれば周辺制御デバイス５として示されるキ
ーが−ドインターフェースの動作テストが行なわれる。
−この際、異常が検出されると表示ユニット３上にその
旨メンセージが表示される。更に、正常であればメモリ
テストが実行される。
旨メンセージが表示される。更に、正常であればメモリ
テストが実行される。
メモリテストは１６にバイトを１ブロンクとし、有効メ
モリサイズ迄データを書込み（Ｗｒｉｔｅ ） 、その
データを読出しく Ｒｅａｄ ）、このＨｅａｄ ／Ｗ
ｒｉｔｅ ７′−夕の比較を行なう。この際、１６にバ
イト毎にメモリエラー及びメモリテストスキップを検出
するためのキー人力をチェックする。エラー発生時は、
後続の処理を中止し、メモリエラーが発生したメモリ空
間迄を新しいメモリサイズとし、■ｐ Ｌ（ｆｉｎｉｔ
ｉａｌｐｒｏｇｒａｍ Ｉ、ｏａｄ ） ヘ処理を移行
する。
モリサイズ迄データを書込み（Ｗｒｉｔｅ ） 、その
データを読出しく Ｒｅａｄ ）、このＨｅａｄ ／Ｗ
ｒｉｔｅ ７′−夕の比較を行なう。この際、１６にバ
イト毎にメモリエラー及びメモリテストスキップを検出
するためのキー人力をチェックする。エラー発生時は、
後続の処理を中止し、メモリエラーが発生したメモリ空
間迄を新しいメモリサイズとし、■ｐ Ｌ（ｆｉｎｉｔ
ｉａｌｐｒｏｇｒａｍ Ｉ、ｏａｄ ） ヘ処理を移行
する。
ここでのキー人カチェノクは割込み等を使用する。即ち
、メモリテスト中でも有効にキー人力を受付けるものと
し、特定フラグ（レジヌタ域２３）の内容を読込むこと
によりキー人力の有無ｋ Ｎｉｌべている。ここで、キ
ー人力が検出されるとメモリテス）ｋ中断し、Ｉ Ｐ
Ｌへ処理を移行する。キー人力は特定のキーに限らず何
れのキーでもｉＪ ＥＵ＝であり、テスト期間中であれ
ば何時でもスキップ可能である。
、メモリテスト中でも有効にキー人力を受付けるものと
し、特定フラグ（レジヌタ域２３）の内容を読込むこと
によりキー人力の有無ｋ Ｎｉｌべている。ここで、キ
ー人力が検出されるとメモリテス）ｋ中断し、Ｉ Ｐ
Ｌへ処理を移行する。キー人力は特定のキーに限らず何
れのキーでもｉＪ ＥＵ＝であり、テスト期間中であれ
ば何時でもスキップ可能である。
尚、本発明芙施例では、メモリテストヌキノブフラグｉ
ＯＮする手段としてキーが−ドを用いたが、その他、ス
イッチ等によってハードウェア上の特定レジスタをセン
トし、これをスキ７・プフラグとすることもｐＪ ？＋
１である。
ＯＮする手段としてキーが−ドを用いたが、その他、ス
イッチ等によってハードウェア上の特定レジスタをセン
トし、これをスキ７・プフラグとすることもｐＪ ？＋
１である。
以上説明の如く本発明によれば、システム立上げ時にお
けるメモリテストヲユーザ判断によりスキップさせるこ
とが可能となり、従ってシステム立上げに要する時間の
犬幅矩縮に寄与する。本発明は電源再投入ケ頻繁に行な
うシステムに用いて特に顕著な効果を得ることが出来る
。
けるメモリテストヲユーザ判断によりスキップさせるこ
とが可能となり、従ってシステム立上げに要する時間の
犬幅矩縮に寄与する。本発明は電源再投入ケ頻繁に行な
うシステムに用いて特に顕著な効果を得ることが出来る
。
第１図は本発明の実施例を示すブロック図、第２肉は第
１図におけるメモリユニットのメモリマツプを示す図、
第３図は本発明の動作を示すフローチャートである。 １・・・マイクロプロセッサ（μＣＰＵ）、考・・・メ
モリユニット、３・・・表示ユニット、４・・・キーデ
ートユニット、５・・・周辺制御デバイス、２ノ・・・
ＲＡＭモジュール、 ２２・・・ＲＯＭ ＢＩＯ８，、？Ｊ・・・レジスタ
域。 第１ 図 第２０ 第３０
１図におけるメモリユニットのメモリマツプを示す図、
第３図は本発明の動作を示すフローチャートである。 １・・・マイクロプロセッサ（μＣＰＵ）、考・・・メ
モリユニット、３・・・表示ユニット、４・・・キーデ
ートユニット、５・・・周辺制御デバイス、２ノ・・・
ＲＡＭモジュール、 ２２・・・ＲＯＭ ＢＩＯ８，、？Ｊ・・・レジスタ
域。 第１ 図 第２０ 第３０
Claims (1)
- 電源投入時、メモリに対しデータのＲｅａｄ／Ｗｒｉｔ
ｅを行ない、そのデータ比較を行なうことによってメモ
リテストを行ないＩＰＬを起動してシステム立上げを行
なう情報処理システムにおいて、キーボード等システム
へのデータ入力手段を介して指示される上記メモリテス
トのスキップを一時記憶する手段を備え、メモリテスト
期間中、上記一時記憶手段を常時スキャンすることによ
り、メモリテストスキップ指示の有無を調べ、有意とな
ったときそのメモリテストを中断し、ＩＰＬへ処理を移
行することを特徴とするシステム立上げ時における自己
診断制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204255A JPS6182246A (ja) | 1984-09-29 | 1984-09-29 | システム立上げ時における自己診断制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204255A JPS6182246A (ja) | 1984-09-29 | 1984-09-29 | システム立上げ時における自己診断制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182246A true JPS6182246A (ja) | 1986-04-25 |
Family
ID=16487430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204255A Pending JPS6182246A (ja) | 1984-09-29 | 1984-09-29 | システム立上げ時における自己診断制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182246A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578351A (en) * | 1978-12-07 | 1980-06-12 | Mitsubishi Electric Corp | Testing method of computer |
| JPS57759A (en) * | 1980-06-03 | 1982-01-05 | Nec Corp | Logical device |
| JPS5953952A (ja) * | 1982-09-20 | 1984-03-28 | Ricoh Co Ltd | 自己診断装置 |
-
1984
- 1984-09-29 JP JP59204255A patent/JPS6182246A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5578351A (en) * | 1978-12-07 | 1980-06-12 | Mitsubishi Electric Corp | Testing method of computer |
| JPS57759A (en) * | 1980-06-03 | 1982-01-05 | Nec Corp | Logical device |
| JPS5953952A (ja) * | 1982-09-20 | 1984-03-28 | Ricoh Co Ltd | 自己診断装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5826075A (en) | Automated programmable fireware store for a personal computer system | |
| TW571241B (en) | Use of other processors during BIOS boot sequence to minimize boot time | |
| US5819087A (en) | Flash ROM sharing between processor and microcontroller during booting and handling warm-booting events | |
| US20020095609A1 (en) | Multiprocessor apparatus | |
| US7962734B2 (en) | Method of restarting a computer platform | |
| TW445416B (en) | Upgrade card for a computer system and method of operating the same | |
| JP2004038529A (ja) | 情報処理装置 | |
| JPH0744469A (ja) | ゼロ・ボルト・システム・サスペンドを有するデスクトップ・コンピュータ・システム | |
| TW584800B (en) | Method, computer and peripheral/expansion bus bridge for booting up with debug system | |
| US6895517B2 (en) | Method of synchronizing operation frequencies of CPU and system RAM in power management process | |
| US7600111B2 (en) | Method of restarting a computer platform | |
| JPH0232659B2 (ja) | ||
| US5432938A (en) | Method and system for controlling resume process in computer unit capable of connecting expansion unit | |
| JPS6182246A (ja) | システム立上げ時における自己診断制御方式 | |
| TWI221959B (en) | Method and computer system using a debug system to boot up | |
| US7007160B1 (en) | System and method for loading an advanced configuration and power interface (ACPI) original equipment manufacturer (OEM) description table | |
| JPS5854418A (ja) | 割込み処理方式 | |
| US20080016264A1 (en) | Method and system for handling user-defined interrupt request | |
| CN112083965B (zh) | 用于管理用不同大小的指令操作的计算单元的方法和设备 | |
| JPS62226356A (ja) | 初期プログラムロ−ド方式 | |
| JPH0426913Y2 (ja) | ||
| JP2500873B2 (ja) | マイクロコンピュ―タシステム | |
| JPH0887481A (ja) | マルチプロセッサボードの立ち上げ方法 | |
| JPH10307650A (ja) | 情報処理装置 | |
| JP2869205B2 (ja) | データ処理装置のリピート回路 |