JPS6181221U - - Google Patents
Info
- Publication number
- JPS6181221U JPS6181221U JP16610884U JP16610884U JPS6181221U JP S6181221 U JPS6181221 U JP S6181221U JP 16610884 U JP16610884 U JP 16610884U JP 16610884 U JP16610884 U JP 16610884U JP S6181221 U JPS6181221 U JP S6181221U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- input
- inputs
- ninth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Description
第1図は本考案の実施例を示す回路図、第2図
は第1図に示された回路の動作を示すタイミング
図、第3図は従来例を示す回路図、第4図は第3
図に示された回路の動作を示すタイミング図であ
る。 1,2,3,4,5,6,7,8,9,10…
NANDゲート、11,12,13,14,15,1
6,17,18…インバータ。
は第1図に示された回路の動作を示すタイミング
図、第3図は従来例を示す回路図、第4図は第3
図に示された回路の動作を示すタイミング図であ
る。 1,2,3,4,5,6,7,8,9,10…
NANDゲート、11,12,13,14,15,1
6,17,18…インバータ。
Claims (1)
- 縦続接続された第1、第2、第3、第4及び第
5のゲート回路と、縦続接続された第6、第7、
第8、第9及び第10のゲート回路とが対象的に
設けられ、前記第1のゲート回路の入力にデータ
入力信号あるいはその反転信号、及び、前記第4
のゲート回路の出力が印加され、前記第6のゲー
ト回路の入力に前記第1のゲート回路に印加され
た信号と反転する信号、及び、前記第9のゲート
回路の出力が印加され、前記第5及び第10のゲ
ート回路の互いの入出力がたすきがけに接続され
、前記第2及び第7のゲート回路の入力と前記第
4及び第9のゲート回路の出力とが互いにたすき
がけに接続され、前記第3及び第5のゲート回路
の入力にセツト信号が印加され、前記第8及び第
10のゲート回路の入力にリセツト信号が印加さ
れ、前記第4及び第9のゲート回路の入力にクロ
ツク信号及びセツト信号あるいはリセツト信号が
印加されることを特徴とするD型フリツプフロツ
プ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16610884U JPS6181221U (ja) | 1984-11-01 | 1984-11-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16610884U JPS6181221U (ja) | 1984-11-01 | 1984-11-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6181221U true JPS6181221U (ja) | 1986-05-29 |
Family
ID=30723944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16610884U Pending JPS6181221U (ja) | 1984-11-01 | 1984-11-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6181221U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5579523A (en) * | 1978-12-12 | 1980-06-16 | Toshiba Corp | Flip-flop circuit |
-
1984
- 1984-11-01 JP JP16610884U patent/JPS6181221U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5579523A (en) * | 1978-12-12 | 1980-06-16 | Toshiba Corp | Flip-flop circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6181221U (ja) | ||
JPS643329U (ja) | ||
JPS5942640U (ja) | フリツプフロツプ回路 | |
JPS59189336U (ja) | 入力回路 | |
JPS6072037U (ja) | シユミツト回路 | |
JPS6135437U (ja) | セツト・リセツトフリツプフロツプ回路 | |
JPS5933334U (ja) | フリツプフロツプ回路 | |
JPS6335154U (ja) | ||
JPS60127033U (ja) | 論理回路の出力回路 | |
JPS62203521U (ja) | ||
JPS5942649U (ja) | カウンタ | |
JPS60158332U (ja) | リセツト回路 | |
JPS62201532U (ja) | ||
JPS62159027U (ja) | ||
JPS6179900U (ja) | ||
JPH0221823U (ja) | ||
JPS62103324U (ja) | ||
JPS60129746U (ja) | アツプダウンカウンタ | |
JPS5956844U (ja) | デイジタル・アナログ変換装置 | |
JPH02141127U (ja) | ||
JPS59115650U (ja) | 論理アレイ集積回路 | |
JPH03119202U (ja) | ||
JPS59174741U (ja) | デイジタル集積回路 | |
JPS61336U (ja) | 計数及び初期設定可能なフリツプフロツプ | |
JPS6115834U (ja) | フリツプフロツプ回路 |