JPS6172455A - Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式 - Google Patents
Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式Info
- Publication number
- JPS6172455A JPS6172455A JP19498984A JP19498984A JPS6172455A JP S6172455 A JPS6172455 A JP S6172455A JP 19498984 A JP19498984 A JP 19498984A JP 19498984 A JP19498984 A JP 19498984A JP S6172455 A JPS6172455 A JP S6172455A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- output
- circuit
- section
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はメモリースイッチ−メモリ（Ｔｌ−３−Ｔａ）
構成の現用スイッチ回路と障害用スイッチ回路の切替方
式に係り、特に各回線系に共通の障害検出部を設けてこ
れらを切替制御するようにしたものに関する。
構成の現用スイッチ回路と障害用スイッチ回路の切替方
式に係り、特に各回線系に共通の障害検出部を設けてこ
れらを切替制御するようにしたものに関する。
デジタルデータ回線の編集用接続を行うためにＴｌ −
Ｓ −Ｔａスイッチが使用される。これは第１図に示す
如く、複数の入回線（ＬＩＮＥＩ（へ））（図では１本
しか図示していないが、複数の入回線とメモリ・スイッ
チ間回線と出回線が設けられている）が接続され、各入
回線の信号を記憶する入力メモリＴ１と、出回線の指定
されたチャネルに信号を出力するための出力メモリＴ２
と、システム間の信号授受用の切替スイッチＳを有
し出力メモリＴ２から所定の回線にデータを出力するＴ
Ｉ Ｓ −Ｔａスイッチがある。このとき入力メモリ
Ｔ１はアドレス制御メモリ部ＡＣＭｌにより制御され出
力メモリＴ２はアドレス制御メモリ部ＡＣＭ２によ多制
御され、また切替スイッチＳはスイッチ制御部５ＷＣＯ
ＮＴによ多制御される。そしてこれらのアドレス制御メ
モリ部ＡＣＭＩ、ＡＣＭ２及びスイッチ制御部５ＷＣＯ
ＮＴを制御するための制御情報が制御情報部ＣＩＦより
伝達される。この制御情報は制御情報部ＣＩＦにあらか
じめ保持していてもよ＜、 ′！また別に他から伝達さ
れてもよい。
Ｓ −Ｔａスイッチが使用される。これは第１図に示す
如く、複数の入回線（ＬＩＮＥＩ（へ））（図では１本
しか図示していないが、複数の入回線とメモリ・スイッ
チ間回線と出回線が設けられている）が接続され、各入
回線の信号を記憶する入力メモリＴ１と、出回線の指定
されたチャネルに信号を出力するための出力メモリＴ２
と、システム間の信号授受用の切替スイッチＳを有
し出力メモリＴ２から所定の回線にデータを出力するＴ
Ｉ Ｓ −Ｔａスイッチがある。このとき入力メモリ
Ｔ１はアドレス制御メモリ部ＡＣＭｌにより制御され出
力メモリＴ２はアドレス制御メモリ部ＡＣＭ２によ多制
御され、また切替スイッチＳはスイッチ制御部５ＷＣＯ
ＮＴによ多制御される。そしてこれらのアドレス制御メ
モリ部ＡＣＭＩ、ＡＣＭ２及びスイッチ制御部５ＷＣＯ
ＮＴを制御するための制御情報が制御情報部ＣＩＦより
伝達される。この制御情報は制御情報部ＣＩＦにあらか
じめ保持していてもよ＜、 ′！また別に他から伝達さ
れてもよい。
このように構成されたＴｌ−８−Ｔａスイッチは現用の
Ｎ系Ｔｌ −Ｓ −Ｔａスイッチと障害が発生したとき
に使用されるＥ系Ｔｌ −Ｓ −Ｔａスイッチとの１対
がセレクタＳＥＬによシ切替制御されるように接続され
障害時の安全動作を確保されるようにしてスイッチ装置
１が構成されている。そしてスイッチ装置１にはこのＬ
ＩＮＥＩ系のライン障害検出回路（図示省略）が設けら
れ、これにより発、４ 生される障害検出信号によシ
制御部Ｃ０ＮＴを制御し、この制御部Ｃ０ＮＴの出力に
よりセレクタＳＥＬを切替え制御している。かくして現
用のＮ系Ｔｌ −３−Ｔ２ スイッチやＮ系のライン
Ｌ Ｉ ＮＥ １（Ｎｌに障害が検出されればＥ系のＴ
１−８−Ｔａスイッチの出力がセレクタＳＥＬを経由し
てライン１に出力されることになる。勿論Ｎ系ＴＩ
５−ＴａスイッチとＥ系Ｔｉ −８−Ｔａスイッチには
同一のデータが入力されている。そしてこのようなスイ
ッチ装置１と同じ構造のスイッチ装置２（図示省略）・
・・スイッチ装置ルが各入回線Ｉ、 Ｉ ＮＥ２ （図
示省略）・・・ＬＩＮＥル毎に設けられてｂる。
Ｎ系Ｔｌ −Ｓ −Ｔａスイッチと障害が発生したとき
に使用されるＥ系Ｔｌ −Ｓ −Ｔａスイッチとの１対
がセレクタＳＥＬによシ切替制御されるように接続され
障害時の安全動作を確保されるようにしてスイッチ装置
１が構成されている。そしてスイッチ装置１にはこのＬ
ＩＮＥＩ系のライン障害検出回路（図示省略）が設けら
れ、これにより発、４ 生される障害検出信号によシ
制御部Ｃ０ＮＴを制御し、この制御部Ｃ０ＮＴの出力に
よりセレクタＳＥＬを切替え制御している。かくして現
用のＮ系Ｔｌ −３−Ｔ２ スイッチやＮ系のライン
Ｌ Ｉ ＮＥ １（Ｎｌに障害が検出されればＥ系のＴ
１−８−Ｔａスイッチの出力がセレクタＳＥＬを経由し
てライン１に出力されることになる。勿論Ｎ系ＴＩ
５−ＴａスイッチとＥ系Ｔｉ −８−Ｔａスイッチには
同一のデータが入力されている。そしてこのようなスイ
ッチ装置１と同じ構造のスイッチ装置２（図示省略）・
・・スイッチ装置ルが各入回線Ｉ、 Ｉ ＮＥ２ （図
示省略）・・・ＬＩＮＥル毎に設けられてｂる。
したがって、スイッチ装置１においてＬＩＮＥＩにてＮ
系障害が発生したときその障害検出後Ｅ系のＴｌ −Ｓ
−Ｔａスイッチの出力をセレクタＳＥＬは出力するよ
うになる。このときＬＩＮＥｎは現状のままとなる。ま
たＬＩＮＥｎにおいてＮ系障害が検出されれば同じ＜Ｌ
ＩＮＥｒｂのＮ系をＥ系に切替えて出力することになる
。このときＬＩＮＥＮは現状のままである。それ故、こ
のようなときにスイッチ装置１のＬＩＮＥＩの出力とス
イッチ装置ルのり、ＩＮＥ３の出力とは、第２図（ホ）
に示す状態になる。
系障害が発生したときその障害検出後Ｅ系のＴｌ −Ｓ
−Ｔａスイッチの出力をセレクタＳＥＬは出力するよ
うになる。このときＬＩＮＥｎは現状のままとなる。ま
たＬＩＮＥｎにおいてＮ系障害が検出されれば同じ＜Ｌ
ＩＮＥｒｂのＮ系をＥ系に切替えて出力することになる
。このときＬＩＮＥＮは現状のままである。それ故、こ
のようなときにスイッチ装置１のＬＩＮＥＩの出力とス
イッチ装置ルのり、ＩＮＥ３の出力とは、第２図（ホ）
に示す状態になる。
このような方式によれば、各ライン系毎に障害発生の判
断機能と切替機能を有し、障害判定の対応制御は細分化
されるが、その一方ではこのために回路構成そのものが
大きくなり、制御部自身の信頼度が小さくなる。
断機能と切替機能を有し、障害判定の対応制御は細分化
されるが、その一方ではこのために回路構成そのものが
大きくなり、制御部自身の信頼度が小さくなる。
本発明の目的はこのような回路構成が大きくなるという
問題点を改善するために、切替スイッチや、セレクタ、
障害時の切換制御回路等を共通化することにより回路’
５？成を簡略化したＴｌ５−Ｔａスイッチの現用障害切
替方式を提供するものである。
問題点を改善するために、切替スイッチや、セレクタ、
障害時の切換制御回路等を共通化することにより回路’
５？成を簡略化したＴｌ５−Ｔａスイッチの現用障害切
替方式を提供するものである。
この目的を達成するために本発明のＴｌ −８−Ｔａス
イッチの現用障害切替方式では、複数の入回線の内容を
記憶する記憶回路と、各入回線間をスイッチにより各入
回線の情報の入れ替えを行うスイッチ回路と、このスイ
ッチ回路からの出力信号を記憶する出力記憶回路を具備
する第１ＴＩＳ −Ｔａスイッチ部と、前記第１ＴＩ
−８−Ｔａスイッチ部と同構成の第２’Ｉ’ｌ ５−
Ｔａスイッチ部と、第１ ＴＬＳ−Ｔ２ スイッチ部
の出力と第２ＴＩ Ｓ Ｔａスイッチ部の出力とを
選択出力する切替手段を具備し、前記一方のＴｌ−Ｓ
−Ｔａスイッチ部を現用系として使用し他方を予備系と
して使用するようにしたことを特徴とする。
イッチの現用障害切替方式では、複数の入回線の内容を
記憶する記憶回路と、各入回線間をスイッチにより各入
回線の情報の入れ替えを行うスイッチ回路と、このスイ
ッチ回路からの出力信号を記憶する出力記憶回路を具備
する第１ＴＩＳ −Ｔａスイッチ部と、前記第１ＴＩ
−８−Ｔａスイッチ部と同構成の第２’Ｉ’ｌ ５−
Ｔａスイッチ部と、第１ ＴＬＳ−Ｔ２ スイッチ部
の出力と第２ＴＩ Ｓ Ｔａスイッチ部の出力とを
選択出力する切替手段を具備し、前記一方のＴｌ−Ｓ
−Ｔａスイッチ部を現用系として使用し他方を予備系と
して使用するようにしたことを特徴とする。
本発明の一実施例を第３図及び第４図に基づき説明する
。
。
第３図は本発明の一実施例構成図であり、第４図はその
動作説明図である。
動作説明図である。
図中、１はＮ系のＴｌ−３−Ｔａスイッチ部、２はＥ系
のＴｚ −Ｓ −Ｔａスイッチ部、３はセレクタ。
のＴｚ −Ｓ −Ｔａスイッチ部、３はセレクタ。
４はセレクタ３の制御部、５，６はオア回路である。
Ｎ系のＴｌ−８７Ｔａスイッチ部１は入回線のデータを
記憶する入力メモリＴＩＤ）、・・・Ｔｌ（→と、これ
らの入力メモリＴ １（１）・・・Ｔｌ（→ を制御す
るアドレス制御メモリ部Ａ ＣＭ １（１）・・・ＡＣ
ＭＩ（→と、システム間の信号授受用の切替スイッチ回
路ＢＷと、この切替スイッチ回路ＳＷを制御するスイッ
チ制御回路５ＷＣＯＮＴ（Ｎｌと、出回線の指定された
チャネルに信号を出力するための出力メモ！Ｊ Ｔｚ（
１）・・・Ｔ２（→と。
記憶する入力メモリＴＩＤ）、・・・Ｔｌ（→と、これ
らの入力メモリＴ １（１）・・・Ｔｌ（→ を制御す
るアドレス制御メモリ部Ａ ＣＭ １（１）・・・ＡＣ
ＭＩ（→と、システム間の信号授受用の切替スイッチ回
路ＢＷと、この切替スイッチ回路ＳＷを制御するスイッ
チ制御回路５ＷＣＯＮＴ（Ｎｌと、出回線の指定された
チャネルに信号を出力するための出力メモ！Ｊ Ｔｚ（
１）・・・Ｔ２（→と。
これらの出力メモリＴ２（１）・・・Ｔａ（→を制御す
るためのアドレス制御メモリ部Ａ ＣＭ ２ （１）・
・・ＡＣＭ２（→と。
るためのアドレス制御メモリ部Ａ ＣＭ ２ （１）・
・・ＡＣＭ２（→と。
前記アドレス制御メモリ部Ａ ＣＭ １（１）〜ＡＣＭ
Ｉ（→。
Ｉ（→。
Ａ ＣＭ ２ （１） 〜Ａ ＣＭ ２ （ｎ）及びス
イッチ制御回路５ＷＣＯＮＴ（へ）に制御信号を送出す
るための制御情報回路ＣＩＦ（へ）等が設けられている
。
イッチ制御回路５ＷＣＯＮＴ（へ）に制御信号を送出す
るための制御情報回路ＣＩＦ（へ）等が設けられている
。
またＥ系のＴｌ−８−Ｔ２２スイツチ２も前記Ｎ系のＴ
ｌ −Ｓ −Ｔ２２スイツチ２と同一の構成を有する。
ｌ −Ｓ −Ｔ２２スイツチ２と同一の構成を有する。
セレクタ３はＮ系のＴｚ−３−Ｔ２２スイツチ１とＥ系
のＴｌ−３−Ｔ２２スイツチ２の出力信号が伝達され、
制御部４の出力信号に応じてＮ系あるいはＥ系のＴ１−
３−Ｔ２２スイツチからの出力を選択的に出力するもの
である。通常はＮ系のＴｌ −８−Ｔ２ スイッチ部
１からの出力を出力している。
のＴｌ−３−Ｔ２２スイツチ２の出力信号が伝達され、
制御部４の出力信号に応じてＮ系あるいはＥ系のＴ１−
３−Ｔ２２スイツチからの出力を選択的に出力するもの
である。通常はＮ系のＴｌ −８−Ｔ２ スイッチ部
１からの出力を出力している。
制御部４にはオア回路５及びオア回路６からの４ 出
力信号が印加される。オア回路５にはＬＩＮＥＩ〜ＬＩ
ＮＥｒＬのＮ系に障害が発生したとき出力される障害検
出信号が入力され、またオア回路６にはＬＩＮＥＩ〜Ｌ
Ｉ ＮＥ ｆＬ のＥ系に障害発生したとき出力され
る障害検出信号が入力される。そしてＬＩＮＥＩ（へ）
〜ＬＩＮＥル（へ）系障害検出信号のいずれか１つが出
力されたときオア回路５は制御部４に出力信号を発生し
、これにより制御部４はＮ系のいずれかの部分に障害の
発生したことをセレクタ３に出力する。これによりセレ
クタ３はＥ系のＴｌ−８−Ｔｚスイッチ部２からの信号
を出力することになる。
力信号が印加される。オア回路５にはＬＩＮＥＩ〜ＬＩ
ＮＥｒＬのＮ系に障害が発生したとき出力される障害検
出信号が入力され、またオア回路６にはＬＩＮＥＩ〜Ｌ
Ｉ ＮＥ ｆＬ のＥ系に障害発生したとき出力され
る障害検出信号が入力される。そしてＬＩＮＥＩ（へ）
〜ＬＩＮＥル（へ）系障害検出信号のいずれか１つが出
力されたときオア回路５は制御部４に出力信号を発生し
、これにより制御部４はＮ系のいずれかの部分に障害の
発生したことをセレクタ３に出力する。これによりセレ
クタ３はＥ系のＴｌ−８−Ｔｚスイッチ部２からの信号
を出力することになる。
また逆に、ＬＩＮＥＩ■〜ＬＩＮｉ［Ｆ］系障害検出信
号のいずれか１つが出力されたときオア回路６は制御部
４に出力信号を発生する。これによシ制御部４はＥ系の
いずれかの部分に障害の発生したことをセレクタ３に出
力するので、セレクタ３はＮ系のＴｉ −Ｓ −Ｔ２２
スイツチ１からの信号を出力することになる。
号のいずれか１つが出力されたときオア回路６は制御部
４に出力信号を発生する。これによシ制御部４はＥ系の
いずれかの部分に障害の発生したことをセレクタ３に出
力するので、セレクタ３はＮ系のＴｉ −Ｓ −Ｔ２２
スイツチ１からの信号を出力することになる。
そしてＮ系のＴ１− Ｓ −Ｔ２２スイツチ１の入力メ
モリＴｌ（１）・・・Ｔ１（ル）にはＮ系の入回線Ｌ
Ｉ ＮＥ １（Ｎ）・・・ＬＩＮＥＦＬ（へ）が接続さ
れ、またＥ系のそれには同様にＥ系の入回線ＬＩＮＥＩ
■・・・Ｌ Ｉ Ｎ Ｅ ｎ■が接続される。
モリＴｌ（１）・・・Ｔ１（ル）にはＮ系の入回線Ｌ
Ｉ ＮＥ １（Ｎ）・・・ＬＩＮＥＦＬ（へ）が接続さ
れ、またＥ系のそれには同様にＥ系の入回線ＬＩＮＥＩ
■・・・Ｌ Ｉ Ｎ Ｅ ｎ■が接続される。
したがって第４図の時刻Ｔ１ にＮ系障害が発生する
とオア回路５から出力信号が発生され制御部４はこれに
応じてセレクタ３をＥ系のＴＩ Ｓ Ｔ２２スイツ
チ２からの出力信号を出力するように動作させる。これ
によりＬＩＮＥＩとＬＩＮＥルの出力は、第４図（ホ）
の如くなり時刻Ｔ１ まではＮ系の信号が出力されて
ｂたものが時刻Ｔ１ からいずれもＥ系の信号が出力
されることになる。そして時刻Ｔ２ においてＮ系に
再び障害が発生しても、このときセレクタ３の動作状態
は変らず、正常に動作中のＥ系のＴｌ −Ｓ −Ｔ２２
スイツチ２からの出力を送出することになり、データエ
ラーは発生しない。
とオア回路５から出力信号が発生され制御部４はこれに
応じてセレクタ３をＥ系のＴＩ Ｓ Ｔ２２スイツ
チ２からの出力信号を出力するように動作させる。これ
によりＬＩＮＥＩとＬＩＮＥルの出力は、第４図（ホ）
の如くなり時刻Ｔ１ まではＮ系の信号が出力されて
ｂたものが時刻Ｔ１ からいずれもＥ系の信号が出力
されることになる。そして時刻Ｔ２ においてＮ系に
再び障害が発生しても、このときセレクタ３の動作状態
は変らず、正常に動作中のＥ系のＴｌ −Ｓ −Ｔ２２
スイツチ２からの出力を送出することになり、データエ
ラーは発生しない。
このように制御部４の制御信号により全システムのＮ系
←Ｅ系の切替えるようにしたので制御部を共通にするこ
とができ、その回路構成が簡単となり信頼度も向上する
ことができる。
←Ｅ系の切替えるようにしたので制御部を共通にするこ
とができ、その回路構成が簡単となり信頼度も向上する
ことができる。
なお制御情報部（、ＩＦに対する制御情報は、第３図の
点線に示す卯＜、インターフェイスＩＦｔ−設けて他の
装置から制御情報を制御情報部ＣＩＦに受信させること
もできる。また、マニアルによりセレクタ３を切替え制
御することも勿論可能である。
点線に示す卯＜、インターフェイスＩＦｔ−設けて他の
装置から制御情報を制御情報部ＣＩＦに受信させること
もできる。また、マニアルによりセレクタ３を切替え制
御することも勿論可能である。
なお、第４図のＴｚ 後に今度はＥ系に障害が発生した
ときに問題が存在するが、最初の障害発生時に保守点検
によりその障害が修復されておりこの回復状態でＥ系に
障害が発生してもＮ系に切替り正常な動作が可能である
。
ときに問題が存在するが、最初の障害発生時に保守点検
によりその障害が修復されておりこの回復状態でＥ系に
障害が発生してもＮ系に切替り正常な動作が可能である
。
本発明によれば全システムを同時にＥ系あるいはＮ系に
切替えるように構成し、また切替制御回路を共通にした
ので、制御部の回路構成が非常に簡単になり、信頼度を
向上させることになる。
切替えるように構成し、また切替制御回路を共通にした
ので、制御部の回路構成が非常に簡単になり、信頼度を
向上させることになる。
第１図はＴｌ −Ｓ −Ｔ２スイッチ、第２図は動作説
明図、第３図は本発明の一実施例構成図、第４図はその
動作説明図である。 図中、１はＮ系のＴｌ５−Ｔ２２スイツチ、２はＥ系の
ＴＩ Ｓ Ｔ２２スイツチ、３はセレクタ。 ４は制御部である。 特許出願人 富士通株式会社（外１名）代理人弁理士
山 谷 晧 榮 、ｌＩ 才ｚｍ １′イ）
明図、第３図は本発明の一実施例構成図、第４図はその
動作説明図である。 図中、１はＮ系のＴｌ５−Ｔ２２スイツチ、２はＥ系の
ＴＩ Ｓ Ｔ２２スイツチ、３はセレクタ。 ４は制御部である。 特許出願人 富士通株式会社（外１名）代理人弁理士
山 谷 晧 榮 、ｌＩ 才ｚｍ １′イ）
Claims (1)
- （１）複数の入回線の内容を記憶する記憶回路と、各入
回線間をスイッチにより各入回線の情報の入れ替えを行
うスイッチ回路と、このスイッチ回路からの出力信号を
記憶する出力記憶回路を具備する第１Ｔ＿１−Ｓ−Ｔ＿
２スイッチ部と、前記第１Ｔ＿１−Ｓ−Ｔ＿２スイッチ
部と同構成の第２Ｔ＿１−Ｓ−Ｔ＿２スイッチ部と、第
１Ｔ＿１−Ｓ−Ｔ＿２スイッチ部の出力と第２Ｔ＿１−
Ｓ−Ｔ＿２スイッチ部の出力とを選択出力する切替手段
を具備し、前記一方のＴ＿１−Ｓ−Ｔ＿２スイッチ部を
現用系として使用し他方を予備系として使用するように
したことを特徴とするＴ＿１−Ｓ−Ｔ＿２スイッチの現
用障害切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19498984A JPS6172455A (ja) | 1984-09-18 | 1984-09-18 | Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19498984A JPS6172455A (ja) | 1984-09-18 | 1984-09-18 | Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6172455A true JPS6172455A (ja) | 1986-04-14 |
Family
ID=16333688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19498984A Pending JPS6172455A (ja) | 1984-09-18 | 1984-09-18 | Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6172455A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982770A (en) * | 1996-05-28 | 1999-11-09 | Nec Corporation | Check system for checking information indicative of connections in multistage switching network |
-
1984
- 1984-09-18 JP JP19498984A patent/JPS6172455A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982770A (en) * | 1996-05-28 | 1999-11-09 | Nec Corporation | Check system for checking information indicative of connections in multistage switching network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11112657A (ja) | 交換装置 | |
| JPH0778039A (ja) | クロック選択制御方式 | |
| JP2728066B2 (ja) | ユニット切替装置 | |
| JPS6172455A (ja) | Ｔ１−ｓ−ｔ２スイツチの現用障害切替方式 | |
| JP3189158B2 (ja) | 現用予備切替方式 | |
| JP2973956B2 (ja) | 冗長切替方式 | |
| JPS6027256A (ja) | パケツト交換機の切替方式 | |
| JPH04160949A (ja) | 交換装置 | |
| JP2634962B2 (ja) | 論理回路のバックアップ方式 | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| US20220321210A1 (en) | Transmission apparatus and transmission method | |
| KR20010028123A (ko) | 광전송 시스템의 이중화 감시 제어 장치 및 그 방법 | |
| JP3681807B2 (ja) | クロック分配方式 | |
| JP2698449B2 (ja) | 障害通知ユニット | |
| JPS63156465A (ja) | 時間スイツチ回路のデ−タ格納域監視方式 | |
| JPH096638A (ja) | 二重化計算機システム及びその切り替え装置 | |
| JPH09135244A (ja) | セルスイッチの系切替方式 | |
| JPH0244845A (ja) | 障害切替方式 | |
| JP2586804B2 (ja) | データ切替装置 | |
| JPH0563602A (ja) | 回線切替装置 | |
| JPH1093480A (ja) | 伝送路切替装置 | |
| JP2908144B2 (ja) | ディジタル回線終端装置 | |
| JPH0662481A (ja) | ディジタル交換機の同期信号発生回路 | |
| JPS5935242A (ja) | 切替制御方式 | |
| JPH1127280A (ja) | 無瞬断切替方式 |