JPS6172431A - High efficiency transmission system - Google Patents
High efficiency transmission systemInfo
- Publication number
- JPS6172431A JPS6172431A JP59194325A JP19432584A JPS6172431A JP S6172431 A JPS6172431 A JP S6172431A JP 59194325 A JP59194325 A JP 59194325A JP 19432584 A JP19432584 A JP 19432584A JP S6172431 A JPS6172431 A JP S6172431A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- circuit
- transmission
- data
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、複数の情報源からの情報を多重化し可変長
フレームを組んで伝送し、受信信号に誤りが検出される
とそのフレームを再送してもらう伝送方式に関するもの
である。[Detailed Description of the Invention] "Industrial Application Field" This invention multiplexes information from multiple information sources to form variable length frames for transmission, and if an error is detected in the received signal, the frame is retransmitted. This is related to the transmission method used.
「従来の技術」
従来、情報源からの情報を効率的に伝送する方式として
、統計的多重化伝送方式やパケット伝送方式に見られる
ように、任意の情報量に対して一つのフレームを組んで
伝送する方式が用いられていた。この方式に用いられる
フレーム構成の一例を第１図に示す。即ちフラグシーケ
ンスＦ、アドレスフィールドＡ、端末間の制御信号など
ｔご用いられるコントロールフィールドＣ１情報フィー
ルド。``Prior art'' Conventionally, as a method for efficiently transmitting information from an information source, one frame is assembled for any amount of information, as seen in statistical multiplexing transmission method and packet transmission method. A transmission method was used. An example of a frame structure used in this method is shown in FIG. Namely, a flag sequence F, an address field A, a control field used for control signals between terminals, etc. C1 information field.
誤り検出に用いられるフレームチェックシーケンスＦＣ
３、フラグシーケンスＦにより構成される。Frame check sequence FC used for error detection
3. Consists of flag sequence F.
従来の方式においては、フレーム長を長くすると伝送さ
れた情報量に対するオーバーヘッドの割合が小さくなり
伝送効率は向上するが、その反面伝送遅延時間は大きく
なるため、伝送効率と遅延時間との兼ね合いでフレーム
長が決められていた。In conventional methods, increasing the frame length reduces the ratio of overhead to the amount of transmitted information and improves transmission efficiency, but on the other hand, the transmission delay time increases, so the frame length has to be balanced between transmission efficiency and delay time. The length was determined.
受信側でフレームチェックシーケンスＦＣ３を用いて伝
送路における誤りを検出し、誤りが発生した場合にはそ
のフレームの再送を行なう方式がある。There is a method in which the receiving side uses a frame check sequence FC3 to detect errors in the transmission path, and if an error occurs, the frame is retransmitted.
しかし、ビット誤り率が増加すると再送するフレ 、
−ムの割合が大きくなり、伝送効率が低下するという欠
点があった。However, when the bit error rate increases, the frequency of retransmission increases.
This method has the disadvantage that the proportion of 1000-m is large and the transmission efficiency is reduced.
この発明はフレームを組んで伝送する場合に高い伝送効
率が得られる高能率伝送方式を提供することにある。The object of the present invention is to provide a highly efficient transmission system that can obtain high transmission efficiency when transmitting frames.
「問題点を解決するための手段」
この発明によれば、フレームを組み、その中に誤り検出
ビットを付加して伝送し、誤りが検出されると、そのフ
レームを再送させる伝送方式において、誤り率を検出し
、その誤り率に応じて伝送効率が高くなるようにフレー
ム長を変更する。このようにして常に高い伝送効率が得
られる。"Means for Solving Problems" According to the present invention, in a transmission method in which a frame is assembled, error detection bits are added thereto, and the frame is retransmitted when an error is detected, the frame is retransmitted. The frame length is changed according to the error rate to increase transmission efficiency. In this way, high transmission efficiency is always obtained.
「実施例」 第２図はこの発明の実施例を示す。"Example" FIG. 2 shows an embodiment of the invention.
データ入力端子１１に入力されたデータは送信装置１２
内のデータ入力インタフェース回路１３を介してフレー
ム組立装置１４べ供給される。その入力データはフレー
ム組立装置１４でフレームに組み立てられ、データ出力
インタフェース１５を介してデータ タ伝送路１６
に出力される。この時、フレーム組立装置１４ではフレ
ーム長算出回路１７により指示された長さのフレームに
組立てる。The data input to the data input terminal 11 is sent to the transmitting device 12.
The frame assembly device 14 is supplied via a data input interface circuit 13 within the frame assembly device 14. The input data is assembled into a frame by a frame assembling device 14, and sent to a data transmission line 16 via a data output interface 15.
is output to. At this time, the frame assembly device 14 assembles the frame into a frame having the length instructed by the frame length calculation circuit 17.
伝送路１６を通過して受信装置１８に受信されたデータ
はデータ入力インタフェース１９を介してフレーム同期
回路２１に入力されて同期がとられ、更にフレーム分解
回路２２で入力データはフレームごとに情報データや誤
り検出ビット（Ｆｅ２）などに分解される。誤り検出回
路２３はフレーム分解回路２２からの誤り検出ビットを
用いて伝送データのビット誤りを検出する。伝送された
データにビット誤りが検出された場合には、受信装置１
８は再送要求信号出力回路２４からフレーム再送要求信
号を出し、この信号を再送要求出力インタフェース２５
を介して制御回線２６Ｊこ出力する。ビット誤りが検出
されない場合には、データ出力インタフェース２６を介
して出力端子２７よりデータを端末等に出力する。The data passed through the transmission line 16 and received by the receiving device 18 is input to the frame synchronization circuit 21 via the data input interface 19 and synchronized, and the input data is further processed into information data for each frame by the frame decomposition circuit 22. and error detection bits (Fe2). The error detection circuit 23 uses the error detection bits from the frame decomposition circuit 22 to detect bit errors in the transmission data. If a bit error is detected in the transmitted data, the receiving device 1
8 outputs a frame retransmission request signal from the retransmission request signal output circuit 24, and sends this signal to the retransmission request output interface 25.
The control line 26J is outputted via the control line 26J. If no bit error is detected, the data is outputted from the output terminal 27 via the data output interface 26 to a terminal or the like.
フレーム再送要求信号は、制御回線２６を通じて送信装
置１２の再送要求入力インタフェース２９に入力され、
これより更にデータ出力インタフェース１５に入力され
る。データ出力インタフェース１５は、ビット誤りが発
生したフレームを再度データ伝送路１６へ出力する。The frame retransmission request signal is input to the retransmission request input interface 29 of the transmitting device 12 through the control line 26,
The data is further input to the data output interface 15. The data output interface 15 outputs the frame in which the bit error has occurred to the data transmission path 16 again.
また、フレーム再送要求信号はフレーム長算出回路１７
にも入力される。フレーム長算出回路１７はある一定時
間内のフレーム再送要求信号数をビット誤りに関する情
報として用いて、このようなビット誤りが発生する伝送
系における伝送効率を最大とするフレーム長を求め、こ
のフレーム長をフレーム組立装置１４に出力する。Further, the frame retransmission request signal is sent to the frame length calculation circuit 17.
is also entered. The frame length calculation circuit 17 uses the number of frame retransmission request signals within a certain period of time as information regarding bit errors, calculates the frame length that maximizes the transmission efficiency in the transmission system where such bit errors occur, and calculates the frame length. is output to the frame assembly device 14.
次にフレーム長算出回路１７において一定時間内のフレ
ーム再送要求信号数から伝送効率が最大になるフレーム
長を求める方法について一例を述べる。Next, an example of how the frame length calculation circuit 17 calculates the frame length that maximizes transmission efficiency from the number of frame retransmission request signals within a certain period of time will be described.
１フレーム内の誤りビットは、たがだが１ビツトである
と仮定し、一定時間内に送られたフレーム数をＦ、再送
要求の回数をＥとすると、平均誤りビット発生間隔７は
、（１）式で
−Ｆ−Ｌ
。 °−＝°−°−°（１）与え
られる。ここでＬはフレーム長（ビット）である。この
平均誤りビット発生間隔７から、誤りビット発生間隔の
確率分布ｆ２を推定する。この分布は伝送系個有のもの
であると考えられ、統計的データに基づき推定を行なう
。通常、ポアソン分布等に推定する。誤りビット発生間
隔の分布の一例を第３図に示す。Assuming that the number of error bits in one frame is 1 bit each, and assuming that the number of frames sent within a certain period of time is F and the number of retransmission requests is E, the average error bit occurrence interval 7 is (1 ) in the formula -F-L. °−=°−°−°(1) given. Here, L is the frame length (bits). From this average error bit occurrence interval 7, a probability distribution f2 of error bit occurrence intervals is estimated. This distribution is considered to be unique to the transmission system, and is estimated based on statistical data. Usually, it is estimated to be Poisson distribution etc. FIG. 3 shows an example of the distribution of error bit occurrence intervals.
以上の方法により、誤まりビット発生間隔の分布Ｑが得
られると、その状況におけるフレーム長しとフレーム再
送確率ε（Ｌ）との関係を求めることができる。平均誤
りビット間隔７における誤りビット間隔の確率分布を１
２（Ｌ）で表わすとすると、フレーム再送確率ε（Ｌ）
は（２）式で与えられ、その−例を第４図に示す。When the distribution Q of error bit occurrence intervals is obtained by the above method, the relationship between the frame length and frame retransmission probability ε(L) in that situation can be determined. The probability distribution of the error bit interval with the average error bit interval of 7 is 1
2(L), the frame retransmission probability ε(L)
is given by equation (2), an example of which is shown in FIG.
ε（Ｌ） ＝ ／Ｌｙ２ｒａ ｄｔ ・・
・・・・・・・・・・（２）フレーム再送確率をε（Ｌ
）とすると、Ｔ個のフレームを伝送した場合の再送フレ
ーム数の期待値Ｒ（個）は（３）式で与えられる。ε(L) = /Ly2ra dt...
・・・・・・・・・・・・(2) Frame retransmission probability is ε(L
), the expected value R of the number of retransmitted frames when T frames are transmitted is given by equation (3).
１フレーム中のオーバ・ヘッドをＯＨ（ビット）とする
と、伝送効率μは（４）式で与えられる。If the overhead in one frame is OH (bit), the transmission efficiency μ is given by equation (4).
また、伝送効率μとフレーム長りとの関係を第５図に示
す。Further, FIG. 5 shows the relationship between transmission efficiency μ and frame length.
ビット誤りの発生したフレームを再送する方式（４）て
は、第５図に示すように、フレーム長を長くすると再送
による損失のために伝送効率が低下し、逆にあまり短く
するとオーバヘッドによる損失のために伝送効率が低下
する。すなわち、一定時間内のあるフレーム再送要求信
号数Ｅに対して、伝送効率μが最大となるフレーム長が
必ず存在する。As shown in Figure 5, in the method (4) for retransmitting frames in which bit errors have occurred, if the frame length is made too long, the transmission efficiency decreases due to loss due to retransmission, and conversely, if the frame length is too short, loss due to overhead increases. Therefore, the transmission efficiency decreases. That is, for a certain number E of frame retransmission request signals within a certain period of time, there always exists a frame length at which the transmission efficiency μ is maximum.
（４）式においてＬを色々入れてみてμが最大となるＬ
を求めればよい。Inputting various L in equation (4), the L that maximizes μ
All you have to do is ask for.
したがって、各種の外乱により誤りビット発生間隔の分
布が時間的に変化する既存の伝送路にお１ いて、この
発明は上述のような方式をとるため、一定時間内のフレ
ーム再送要求数に応じてフレーム長を変化させることに
より、伝送路のビット誤り特性に応じた最適フレーム長
ζこ設定できるため、フレーム長を固定とする従来の伝
送方式よりも高い伝送効率を得ることができる。Therefore, in existing transmission lines where the distribution of error bit occurrence intervals changes over time due to various disturbances, the present invention employs the above-mentioned method, so that transmission is performed according to the number of frame retransmission requests within a certain period of time. By changing the frame length, it is possible to set the optimum frame length ζ according to the bit error characteristics of the transmission path, so it is possible to obtain higher transmission efficiency than in conventional transmission systems in which the frame length is fixed.
「発明の効果」
以上説明したように、この発明によれば受信装置で検出
されたビット誤りに関する情報を送信装置に通報し、そ
のビット誤りに関する情報を用いて伝送フレーム長を制
御し常に最大の伝送効率を保つようにしているから、可
変長フレームを組む伝送方式において、ビット誤りの発
生に対して常に高い伝送効率が得られるという利点があ
る。``Effects of the Invention'' As explained above, according to the present invention, information regarding bit errors detected by the receiving device is reported to the transmitting device, and the transmission frame length is controlled using the information regarding the bit errors, so that the length of the transmission frame is always maximized. Since transmission efficiency is maintained, there is an advantage that high transmission efficiency can always be obtained even when bit errors occur in a transmission system that uses variable length frames.
第１図は一般的な統計的多重化装置に使用されるフレー
ム構成を示す図、第２図はこの発明による方式の実施例
を示すブロック図、第３図は誤りビット発生間隔ｔと確
率分布り例を示す図、第４図はフレーム再送確率ε（Ｌ
）とフレーム長りとの関係列を示す図、第５図は伝送効
率μとフレーム長りとの関係列を示す図である。
１１：送信側データ入力端子、１２：送信装置、１４：
フレーム組立装置、１５：データ出力インタフェース、
１６・：・データ伝送路、１７：フレーム長算出回路、
１８・：受信装置、２１：フレーム同期回路、２２：フ
レーム分解回路、２３：ビット誤り検出回路、２４：再
送要求信号出力回路、２６：制御回線、２７：受信側デ
ータ出力端子。Fig. 1 is a diagram showing a frame structure used in a general statistical multiplexing device, Fig. 2 is a block diagram showing an embodiment of the system according to the present invention, and Fig. 3 is an error bit occurrence interval t and probability distribution. Figure 4 shows an example of frame retransmission probability ε(L
) and frame length, and FIG. 5 is a diagram showing a relationship sequence between transmission efficiency μ and frame length. 11: Transmitting side data input terminal, 12: Transmitting device, 14:
Frame assembly device, 15: data output interface,
16: Data transmission path, 17: Frame length calculation circuit,
18.: Receiving device, 21: Frame synchronization circuit, 22: Frame decomposition circuit, 23: Bit error detection circuit, 24: Retransmission request signal output circuit, 26: Control line, 27: Receiving side data output terminal.
Claims (1)
トを付加して伝送し、受信側で誤り検出ビットを用いて
誤りが検出された時にはそのフレームを再送する伝送方
式において、送信側でビット誤りに関する情報に応じて
伝送効率が大になるようにフレーム長を可変とすること
を特徴とする高能率伝送方式。(1) In a transmission method, the transmitting side assembles a frame, adds error detection bits to it, and transmits it, and when the receiving side uses the error detection bits to detect an error, the frame is retransmitted. A high-efficiency transmission method characterized by making the frame length variable to increase transmission efficiency according to information about bit errors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194325A JPS6172431A (en) | 1984-09-17 | 1984-09-17 | High efficiency transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59194325A JPS6172431A (en) | 1984-09-17 | 1984-09-17 | High efficiency transmission system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6172431A true JPS6172431A (en) | 1986-04-14 |
Family
ID=16322708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59194325A Pending JPS6172431A (en) | 1984-09-17 | 1984-09-17 | High efficiency transmission system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6172431A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293839A (en) * | 1986-06-13 | 1987-12-21 | Nec Corp | Communication control system |
| JP2007255466A (en) * | 2006-03-20 | 2007-10-04 | Toyota Motor Corp | Gear shift controller for multiple clutch type transmission |
| WO2013027505A1 (en) | 2011-08-25 | 2013-02-28 | 三菱電機株式会社 | Signal transmission device |
-
1984
- 1984-09-17 JP JP59194325A patent/JPS6172431A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293839A (en) * | 1986-06-13 | 1987-12-21 | Nec Corp | Communication control system |
| JP2007255466A (en) * | 2006-03-20 | 2007-10-04 | Toyota Motor Corp | Gear shift controller for multiple clutch type transmission |
| WO2013027505A1 (en) | 2011-08-25 | 2013-02-28 | 三菱電機株式会社 | Signal transmission device |
| US9160483B2 (en) | 2011-08-25 | 2015-10-13 | Mitsubishi Electric Corporation | Signal transmission device with data length changer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4902905B2 (en) | Message transmission method, communication method, deferred acknowledgment communication system, and message transmission system | |
| Sastry | Improving automatic repeat-request (ARQ) performance on satellite channels under high error rate conditions | |
| JP2685783B2 (en) | Error control method | |
| US4506361A (en) | Retransmission control system | |
| US4622682A (en) | ARQ transmission system | |
| WO1998052323A1 (en) | Packet transmitter | |
| MY117997A (en) | Data communication method and data communication apparatus | |
| JPH0648796B2 (en) | Demand assign satellite communication device | |
| JPS6172431A (en) | High efficiency transmission system | |
| JPH05191454A (en) | Data transfer system | |
| GB2328124B (en) | Packet data communications protocol with reduced acknowledgements in a client/server computing system | |
| de Lima et al. | An effective selective repeat ARQ strategy for high speed point-to-multipoint communications | |
| JPH03107229A (en) | Communication control system | |
| JP2000059347A (en) | Method and device for radio communication | |
| JPS5810899B2 (en) | Unidirectional broadcast communication method | |
| JPH0319441A (en) | Reply timing control type arq system | |
| JPS6143850A (en) | Packet continuous transmission system | |
| JPH01128639A (en) | System for confirming simultaneous transmission and response | |
| JPH01289341A (en) | Packet transmission system | |
| JPH0315868B2 (en) | ||
| SU1601619A1 (en) | Discrete data transceiving system with resolving feedback | |
| JPH07118674B2 (en) | Communication method | |
| JPH01200739A (en) | Slot aloha communication system | |
| SU661543A1 (en) | Device for interfacing central computer with peripheral digital computers | |
| JPS62236238A (en) | Loop type data transmitting method |