JPS6167991A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPS6167991A JPS6167991A JP19030784A JP19030784A JPS6167991A JP S6167991 A JPS6167991 A JP S6167991A JP 19030784 A JP19030784 A JP 19030784A JP 19030784 A JP19030784 A JP 19030784A JP S6167991 A JPS6167991 A JP S6167991A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- interlayer insulating
- insulating film
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は多層配線基板の製造方法、特に第2層目の導電
パターンの形成を改良した多層配線基板の製造方法に関
する。
パターンの形成を改良した多層配線基板の製造方法に関
する。
(ロ)従来の技術
従来の多層配線基板の製造方法を第2図(イ)仲)←→
を参照して説明する。
を参照して説明する。
先ず第2図(イ)K示す如く、絶縁基板αυ上に第1の
導電パターンαaを形成する。絶縁基板aυとしてはセ
ラミックス等を用い、基板aυ全全面銅箔を貼着した後
所望のパターンにエツチ7グして形成される。
導電パターンαaを形成する。絶縁基板aυとしてはセ
ラミックス等を用い、基板aυ全全面銅箔を貼着した後
所望のパターンにエツチ7グして形成される。
続いて第2図(ロ)に示す如く、第1の導電パターンα
2を被覆する様に層間絶縁膜Q31を形成し、所望の第
1の導電パターンaa上にスルーホールαaを形成して
いる。層間絶縁膜α3としてはポリイミド層あるいは永
久ホトレジスト層等を用いる。
2を被覆する様に層間絶縁膜Q31を形成し、所望の第
1の導電パターンaa上にスルーホールαaを形成して
いる。層間絶縁膜α3としてはポリイミド層あるいは永
久ホトレジスト層等を用いる。
更に第2図(ハ)K示す如(、層間絶縁層(131上に
無 、電解銅又はニッケルメッキにより第2の導電パ
ターンa四を形成する。第2の導電パターン(151は
スルーホールIを介して第1の導電パターンα2と接続
され、多層構造を実現する。
無 、電解銅又はニッケルメッキにより第2の導電パ
ターンa四を形成する。第2の導電パターン(151は
スルーホールIを介して第1の導電パターンα2と接続
され、多層構造を実現する。
なお斯る多層配線基板の製造方法は特願昭58−118
697号に開示されている。
697号に開示されている。
(ハ)発明が解決しようとする問題点
斯十の従来方法では第2の導電パターン(I四を銅又は
ニッケルの無電界メッキで形成するので、30μ以上と
十分に厚く形成するには24時間以上要する欠点があっ
た。
ニッケルの無電界メッキで形成するので、30μ以上と
十分に厚く形成するには24時間以上要する欠点があっ
た。
に)問題点を解決するための手段
本発明は斯る欠点に鑑入でなされ、プラズマ溶射を用い
ること罠より短時間に十分な厚みの第2の導電パターン
を形成することにより従来の欠点を改善した。
ること罠より短時間に十分な厚みの第2の導電パターン
を形成することにより従来の欠点を改善した。
(ホ)作用
本発明では第2の導電パターンを銅又はニッケルの無電
界メッキで薄く下地を形成後、プラズマ溶射を用いてこ
の下地の上に厚く積み重ねることにより短時間に厚い第
2の導電パターンを実現できる。
界メッキで薄く下地を形成後、プラズマ溶射を用いてこ
の下地の上に厚く積み重ねることにより短時間に厚い第
2の導電パターンを実現できる。
(へ)実施例
本発明の第1の工程は第1図(イ)に示す如く、絶縁基
板(1)上に第1の導電パターン(2)を形成すること
にある。絶縁基板(1)としてはセラミックスあるいは
表面を酸化膜で被覆したアルミニウム等を用い、第1の
導電パターン(2)は基板(1)全面に銅箔を貼着した
後所望のパターンにエツチングして形成される。
板(1)上に第1の導電パターン(2)を形成すること
にある。絶縁基板(1)としてはセラミックスあるいは
表面を酸化膜で被覆したアルミニウム等を用い、第1の
導電パターン(2)は基板(1)全面に銅箔を貼着した
後所望のパターンにエツチングして形成される。
本発明の第2の工程は第1図(ロ)に示す如く、第1の
導電パターン(2)上に層間絶縁膜(3)を付着するこ
とにある。層間絶縁膜(3)としてホトレジをフィルム
状に加工したドライフィルム層を用い、基板(1)上に
約80〜100’Cで熱圧着して基板(1)全面に付着
する。このドライフィルム層は永久レジストとして用い
、層間絶縁膜(3)として働く。なお層間絶縁膜(3)
としてポリイミド層等を用いても良い。
導電パターン(2)上に層間絶縁膜(3)を付着するこ
とにある。層間絶縁膜(3)としてホトレジをフィルム
状に加工したドライフィルム層を用い、基板(1)上に
約80〜100’Cで熱圧着して基板(1)全面に付着
する。このドライフィルム層は永久レジストとして用い
、層間絶縁膜(3)として働く。なお層間絶縁膜(3)
としてポリイミド層等を用いても良い。
本発明の第3の工程は第1図e号に示す如く、層間絶縁
膜(3)にスルーホール(4)を形成することにある。
膜(3)にスルーホール(4)を形成することにある。
ドライフィルム層の層間絶縁膜(3)は周知の写真蝕刻
法罠より第1の導電パターン(2)上のスルーホール(
4)を形成する予定部分のドライフィルム層を除去し℃
スルーホール(4)を形成する。本工程では写真蝕刻法
を用いるのでスルーホールの直径は約50μ程度まで微
細加工ができる。
法罠より第1の導電パターン(2)上のスルーホール(
4)を形成する予定部分のドライフィルム層を除去し℃
スルーホール(4)を形成する。本工程では写真蝕刻法
を用いるのでスルーホールの直径は約50μ程度まで微
細加工ができる。
本発明のM4の工程は本発明の最も特徴とする工程であ
り、第1図に)および(ホ)に示す如く第2の導電パタ
ーン(5)を下地となる無電界メッキ層(6)とプラズ
マ溶射による導電積上げ層(7)とで形成することにあ
る。先ず第1図に)で示す如く、第2の導電パターン(
5)を形成する領域を除いて層間絶縁膜(3)表面をポ
リマーあるいはレジスト等の高分子層(8)で被覆する
。続いて銅又はニッケルの無電界メッキを行い、予定の
第2の導電パターン(5)上に約0.5μ厚と薄い下地
となる無電界メッキ層(6)を選択的に付着す°る。更
に斯る基板(1)はプラズマ装置内に載置され、本発明
の特徴とするプラズマ溶射を行う。プラズマ装置内の銅
電極に所定の電圧を゛ 印加すると、銅イオンが発生
し銅粒子として基板(1)表面に付着される。なおこの
銅粒子は前述した下地の無電界メッキ層(6)上に積上
げられ、高分子層(8)上にはそのクッション性のため
に付着されない。このため第1図(ホ)に示す如く、無
電界メッキ層(6)上に選択的に導電積上げ層(7)を
形成でき、約5〜6分間で約30μ厚の第2の導電パタ
ーン(5)を実現できる。
り、第1図に)および(ホ)に示す如く第2の導電パタ
ーン(5)を下地となる無電界メッキ層(6)とプラズ
マ溶射による導電積上げ層(7)とで形成することにあ
る。先ず第1図に)で示す如く、第2の導電パターン(
5)を形成する領域を除いて層間絶縁膜(3)表面をポ
リマーあるいはレジスト等の高分子層(8)で被覆する
。続いて銅又はニッケルの無電界メッキを行い、予定の
第2の導電パターン(5)上に約0.5μ厚と薄い下地
となる無電界メッキ層(6)を選択的に付着す°る。更
に斯る基板(1)はプラズマ装置内に載置され、本発明
の特徴とするプラズマ溶射を行う。プラズマ装置内の銅
電極に所定の電圧を゛ 印加すると、銅イオンが発生
し銅粒子として基板(1)表面に付着される。なおこの
銅粒子は前述した下地の無電界メッキ層(6)上に積上
げられ、高分子層(8)上にはそのクッション性のため
に付着されない。このため第1図(ホ)に示す如く、無
電界メッキ層(6)上に選択的に導電積上げ層(7)を
形成でき、約5〜6分間で約30μ厚の第2の導電パタ
ーン(5)を実現できる。
(ト)発明の効果
本発明の第1の効果は、第2の導電パターン(5)を無
電界メッキ層(6)とプラズマ溶射による導電積上げ層
(7)とで形成できるので、極めて短時間に厚い第2の
導電パターン(5)を実現できる。この結果第2の導電
パターン(5)の断線等を防止できる利点を有する。
電界メッキ層(6)とプラズマ溶射による導電積上げ層
(7)とで形成できるので、極めて短時間に厚い第2の
導電パターン(5)を実現できる。この結果第2の導電
パターン(5)の断線等を防止できる利点を有する。
本発明のM2の効果は、プラズマ溶射の選択的付着を利
用しているので、プラズマ溶射に用いるマスク層は一切
不要であり、極めて簡便な方法で第2の導電パターン(
5)を実現できる。
用しているので、プラズマ溶射に用いるマスク層は一切
不要であり、極めて簡便な方法で第2の導電パターン(
5)を実現できる。
第1図(イ)(ロ)(ハ)に)(ホ)は本発明の多層配
線基板の製造方法を説明する断面図、第2図(イ)(ロ
)(ハ)は従来の多層配線基板の製造方法を説明する断
面図である。 (1)は絶縁基板、 (2)は第1の導電パターン、(
3)は層間絶縁膜、 (4)はスルーホール、 (5)
は第2の導電パターン、 (6)は無電界メッキ層、
(力は導電積上げ層、 (8)は高分子層である。 第1図(ロ) 3 第1図(ハ) 第 1 @(ニ) 第1 図(ホ)
線基板の製造方法を説明する断面図、第2図(イ)(ロ
)(ハ)は従来の多層配線基板の製造方法を説明する断
面図である。 (1)は絶縁基板、 (2)は第1の導電パターン、(
3)は層間絶縁膜、 (4)はスルーホール、 (5)
は第2の導電パターン、 (6)は無電界メッキ層、
(力は導電積上げ層、 (8)は高分子層である。 第1図(ロ) 3 第1図(ハ) 第 1 @(ニ) 第1 図(ホ)
Claims (1)
- (1)絶縁基板上に第1の導電パターンを形成する工程
、該第1の導電パターン上に層間絶縁膜を付着する工程
、前記第1の導電パターン上の層間絶縁膜にスルーホー
ルを形成する工程、前記層間絶縁膜上に第2の導電パタ
ーンの下地となる無電界メッキ層を形成した後該無電界
メッキ層上にプラズマ溶射により選択的に導電材料を付
着した導電積上げ層とで第2の導電パターンを形成する
工程とを具備することを特徴とする多層配線基板の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19030784A JPS6167991A (ja) | 1984-09-11 | 1984-09-11 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19030784A JPS6167991A (ja) | 1984-09-11 | 1984-09-11 | 多層配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167991A true JPS6167991A (ja) | 1986-04-08 |
Family
ID=16255979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19030784A Pending JPS6167991A (ja) | 1984-09-11 | 1984-09-11 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167991A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005091237A (ja) * | 2003-09-18 | 2005-04-07 | Yamatake Corp | センサおよびセンサの電極取出し方法 |
JP2007296530A (ja) * | 2004-07-29 | 2007-11-15 | Scivax Kk | 傾き調整機能付きプレス装置、傾き調整機能付きパターン形成装置、型の傾き調整方法 |
-
1984
- 1984-09-11 JP JP19030784A patent/JPS6167991A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005091237A (ja) * | 2003-09-18 | 2005-04-07 | Yamatake Corp | センサおよびセンサの電極取出し方法 |
JP4503963B2 (ja) * | 2003-09-18 | 2010-07-14 | 株式会社山武 | センサの電極取出し方法 |
JP2007296530A (ja) * | 2004-07-29 | 2007-11-15 | Scivax Kk | 傾き調整機能付きプレス装置、傾き調整機能付きパターン形成装置、型の傾き調整方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3048905B2 (ja) | 積層配線基板構造体、及びその製造方法 | |
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
JP3094481B2 (ja) | 電子回路装置とその製造方法 | |
JP3112059B2 (ja) | 薄膜多層配線基板及びその製法 | |
JP3765627B2 (ja) | 多層回路基板及びその製造方法 | |
JPS6317359B2 (ja) | ||
JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
JP2002043752A (ja) | 配線基板,多層配線基板およびそれらの製造方法 | |
JPS6167991A (ja) | 多層配線基板の製造方法 | |
JPH05509198A (ja) | 多層薄膜構造の製造方法 | |
JPH08250858A (ja) | 回路基板 | |
JPS60134497A (ja) | 配線基板およびその製造方法 | |
JPS6372192A (ja) | 回路板の製造方法 | |
JP2918994B2 (ja) | 回路基板及び多層回路基板の製造方法 | |
JP2002222729A (ja) | 電子部品とその製造方法 | |
JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
JP2023167062A (ja) | プリント配線板およびその製造方法 | |
JPH1041611A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JPH0621651A (ja) | 多層配線回路板及びその製造方法 | |
JPH01257397A (ja) | 金属プリント基板 | |
JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
JPS58121698A (ja) | 多層配線基板 | |
JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 |