JPS6161577B2 - - Google Patents
Info
- Publication number
- JPS6161577B2 JPS6161577B2 JP55026869A JP2686980A JPS6161577B2 JP S6161577 B2 JPS6161577 B2 JP S6161577B2 JP 55026869 A JP55026869 A JP 55026869A JP 2686980 A JP2686980 A JP 2686980A JP S6161577 B2 JPS6161577 B2 JP S6161577B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- digit
- calibration
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、直線性の自己較正機能を備えた高精
度のデイジタル―アナログ変換器に関するもので
ある。
度のデイジタル―アナログ変換器に関するもので
ある。
従来、高精度のデイジタル―アナログ変換器と
して第１図に示す構成のものがある。第１図にお
いて、電流源B1〜Ｂoは基準電圧源Ａにより駆動
され、電流スイツチC1〜Ｃoに電流を供給する。
電流スイツチC1〜Ｃoは入力端D1〜Ｄoのデイジタ
ル信号により制御されており、出力端Ｅにはこの
信号の“１”、“０”に応じて電流源B1〜Ｂoの電
流がC1〜Ｃoにより選択されて流れる。この際、
２進のデイジタル―アナログ変換器の場合は、電
流源B1の出力電流値を１とすると、B2は１／
２、B3は１／４、Ｂoは１／２n-1に重み付けされ
ている。
して第１図に示す構成のものがある。第１図にお
いて、電流源B1〜Ｂoは基準電圧源Ａにより駆動
され、電流スイツチC1〜Ｃoに電流を供給する。
電流スイツチC1〜Ｃoは入力端D1〜Ｄoのデイジタ
ル信号により制御されており、出力端Ｅにはこの
信号の“１”、“０”に応じて電流源B1〜Ｂoの電
流がC1〜Ｃoにより選択されて流れる。この際、
２進のデイジタル―アナログ変換器の場合は、電
流源B1の出力電流値を１とすると、B2は１／
２、B3は１／４、Ｂoは１／２n-1に重み付けされ
ている。
ところで、この種のデイジタル―アナログ変換
器における直線性は各電流源B1〜Ｂo相互の電流
比によつて決まり、高精度化を計るためには、電
流源B1〜Ｂoを構成する抵抗、増幅器等の部品の
温度係数、経時変化等の高性能化が要求される
が、それには限界があり、仮に得られたとしても
コスト高は免がれない。
器における直線性は各電流源B1〜Ｂo相互の電流
比によつて決まり、高精度化を計るためには、電
流源B1〜Ｂoを構成する抵抗、増幅器等の部品の
温度係数、経時変化等の高性能化が要求される
が、それには限界があり、仮に得られたとしても
コスト高は免がれない。
本発明は上記の点に鑑みなされたもので、従来
構成のデイジタル―アナログ変換器に直線性の自
己較正機能を付加することにより、温度係数、経
時変化の点で特に優れた部品を使用せずに極めて
高い直線性を備えたデイジタル―アナログ変換器
を提供することにある。以下、本発明を図面につ
いて詳細に説明する。
構成のデイジタル―アナログ変換器に直線性の自
己較正機能を付加することにより、温度係数、経
時変化の点で特に優れた部品を使用せずに極めて
高い直線性を備えたデイジタル―アナログ変換器
を提供することにある。以下、本発明を図面につ
いて詳細に説明する。
第２図は本発明の一実施例であつて、デイジタ
ル信号は２進符号とし（従つて、１桁は１ビツト
で表わされる）、その最下位のビツト（即ち、第
１ビツト）、から最下位ビツト（即ち第ｎビツ
ト）までのｎビツト分の電流値が較正対象である
場合を示している。Ａは基準電圧源、D1〜Ｄoは
デイジタル信号入力端、Ｅはアナログ信号出力
端、C1〜Ｃoは電流スイツチ、B1〜Ｂoは基準電圧
源Ａにより駆動され、各ビツトの重みに応じた電
流を電流スイツチC1〜Ｃoに供給する電流源で、
これらは第１図の場合と基本的に同じである。Ｇ
はビツトパターン発生回路、H1〜Ｈoはビツトパ
ターン発生回路Ｇの出力とD1〜Ｄoの入力信号を
切換えて電流スイツチC1〜Ｃoに接続する信号切
換回路、Ｃo+1は電流スイツチ、Ｂo+1は最下位ビ
ツト（LSB）用のデイジタルＢoの設計値に一致
させた電流をＣo+1へ供給する電流源であり、
又、は較正時に増幅器Ｊを出力端に接続するス
イツチ、Ｋは同期検波器、Ｌはレベル判定回路、
Ｍは補正データ発生回路、N1〜Ｎoは電流源B1〜
Ｂoの電流を補正するデイジタル―アナログ変換
器、Ｆはコントロール回路、Ｏは較正開始指令の
入力端である。こゝでは、第１ビツトから第ｎビ
ツトまでのｎビツト分が較正対象であるため、
N1からＮoで表わしたｎ個の補正用デイジタル―
アナログ変換器が設けられているが、一般に較正
対象が第１ビツトから第ｍ（１≦ｍ≦ｎ）ビツト
までのｍビツト分である場合には、該デイジタル
―アナログ変換器は、N1からＮnまでｍ個だけ設
けられている。
ル信号は２進符号とし（従つて、１桁は１ビツト
で表わされる）、その最下位のビツト（即ち、第
１ビツト）、から最下位ビツト（即ち第ｎビツ
ト）までのｎビツト分の電流値が較正対象である
場合を示している。Ａは基準電圧源、D1〜Ｄoは
デイジタル信号入力端、Ｅはアナログ信号出力
端、C1〜Ｃoは電流スイツチ、B1〜Ｂoは基準電圧
源Ａにより駆動され、各ビツトの重みに応じた電
流を電流スイツチC1〜Ｃoに供給する電流源で、
これらは第１図の場合と基本的に同じである。Ｇ
はビツトパターン発生回路、H1〜Ｈoはビツトパ
ターン発生回路Ｇの出力とD1〜Ｄoの入力信号を
切換えて電流スイツチC1〜Ｃoに接続する信号切
換回路、Ｃo+1は電流スイツチ、Ｂo+1は最下位ビ
ツト（LSB）用のデイジタルＢoの設計値に一致
させた電流をＣo+1へ供給する電流源であり、
又、は較正時に増幅器Ｊを出力端に接続するス
イツチ、Ｋは同期検波器、Ｌはレベル判定回路、
Ｍは補正データ発生回路、N1〜Ｎoは電流源B1〜
Ｂoの電流を補正するデイジタル―アナログ変換
器、Ｆはコントロール回路、Ｏは較正開始指令の
入力端である。こゝでは、第１ビツトから第ｎビ
ツトまでのｎビツト分が較正対象であるため、
N1からＮoで表わしたｎ個の補正用デイジタル―
アナログ変換器が設けられているが、一般に較正
対象が第１ビツトから第ｍ（１≦ｍ≦ｎ）ビツト
までのｍビツト分である場合には、該デイジタル
―アナログ変換器は、N1からＮnまでｍ個だけ設
けられている。
第２図の動作は次の通りである。通常のデイジ
タル―アナログ変換器として動作する状態では、
コントロール回路Ｆの制御にもとづき切換回路
H1〜Ｈoは入力端D1〜Ｄoのデイジタル信号を電
流スイツチC1〜Ｃoに与え、各ビツトの“１”、
“０”状態により電流源B1〜Ｂoの電流を断続する
ことにより出力端Ｅにアナログ出力信号を得る。
この際、スイツチＩは増幅器Ｊを出力端Ｅより切
りはなしている。このデイジタル―アナログ変換
器における自己較正の動作は、その開始指令が入
力端Ｏに加えられることで始まる。較正開始指令
が入力端Ｏに加えられると、コントロール回路Ｆ
によりデータ切換回路H1〜Ｈoはビツトパターン
発生回路Ｇの出力側を電流スイツチC1〜Ｃoに接
続する。また、出力端ＥはスイツチＩを通じて増
幅器Ｊの入力に接続される。以下、較正動作を第
３図のタイムチヤートに従つて説明する。
タル―アナログ変換器として動作する状態では、
コントロール回路Ｆの制御にもとづき切換回路
H1〜Ｈoは入力端D1〜Ｄoのデイジタル信号を電
流スイツチC1〜Ｃoに与え、各ビツトの“１”、
“０”状態により電流源B1〜Ｂoの電流を断続する
ことにより出力端Ｅにアナログ出力信号を得る。
この際、スイツチＩは増幅器Ｊを出力端Ｅより切
りはなしている。このデイジタル―アナログ変換
器における自己較正の動作は、その開始指令が入
力端Ｏに加えられることで始まる。較正開始指令
が入力端Ｏに加えられると、コントロール回路Ｆ
によりデータ切換回路H1〜Ｈoはビツトパターン
発生回路Ｇの出力側を電流スイツチC1〜Ｃoに接
続する。また、出力端ＥはスイツチＩを通じて増
幅器Ｊの入力に接続される。以下、較正動作を第
３図のタイムチヤートに従つて説明する。
第３図により較正動作は最下位の第ｎビツト
（LSB；Least Signigicant Bit）から（較正対象
が、第１ビツトから第ｍ（１≦ｍ≦ｎ）までの場
合には第ｍビツトから）開始される。較正用に付
加した電流源Ｂo+1の電流はLSBであるＢoの設計
値に合わせてあり、ビツトパターン発生回路Ｇの
出力で電流スイツチＣoとＣo+1を交互に断続する
ことにより増幅器Ｊの出力にはＢo+1とＢoの電流
差に対応した矩形波が得られ、これを同期検波器
Ｋ、レベル判定回路Ｌを通すことによりＢo+1に
対するＢoの大小判別信号が得られる。補正デー
タ発生回路Ｍは、この判別信号に従つてＢo+1と
Ｂoの電流差が小さくなるように補正用Ｄ／Ａ変
換器Ｎoに加えるデータを増減してＢoの電流値を
変化させ、Ｂo+1とＢoの電流差がレベル判定回路
Ｌに予め設定されている閾値以下になつた時Ｂo
の補正を終了させる。これで第ｎビツトの較正が
完了する。第３図によりビツトパターン発生回路
Ｇの出力は、次の第ｎ―１ビツトの較正では電流
スイツチＣo+1とＣoは同時にオンし、この時Ｃo-1
はオフさせ、次にＣo+1とＣoをオフし、Ｃo-1はオ
ンさせ、この動作を繰り返して、電流源Ｂo+1と
Ｂoの電流和とＢo-1の電流が等しくなるように補
正データ発生回路ＭからＮo-1に補正データが入
力され、第ｎ―１ビツトの補正が行われる。以上
の動作を順次上位のビツトに対して行い、最上位
の第１ビツト（MSB；Most Significant Bit）の
較正が完了して、全ての較正が終了する。
（LSB；Least Signigicant Bit）から（較正対象
が、第１ビツトから第ｍ（１≦ｍ≦ｎ）までの場
合には第ｍビツトから）開始される。較正用に付
加した電流源Ｂo+1の電流はLSBであるＢoの設計
値に合わせてあり、ビツトパターン発生回路Ｇの
出力で電流スイツチＣoとＣo+1を交互に断続する
ことにより増幅器Ｊの出力にはＢo+1とＢoの電流
差に対応した矩形波が得られ、これを同期検波器
Ｋ、レベル判定回路Ｌを通すことによりＢo+1に
対するＢoの大小判別信号が得られる。補正デー
タ発生回路Ｍは、この判別信号に従つてＢo+1と
Ｂoの電流差が小さくなるように補正用Ｄ／Ａ変
換器Ｎoに加えるデータを増減してＢoの電流値を
変化させ、Ｂo+1とＢoの電流差がレベル判定回路
Ｌに予め設定されている閾値以下になつた時Ｂo
の補正を終了させる。これで第ｎビツトの較正が
完了する。第３図によりビツトパターン発生回路
Ｇの出力は、次の第ｎ―１ビツトの較正では電流
スイツチＣo+1とＣoは同時にオンし、この時Ｃo-1
はオフさせ、次にＣo+1とＣoをオフし、Ｃo-1はオ
ンさせ、この動作を繰り返して、電流源Ｂo+1と
Ｂoの電流和とＢo-1の電流が等しくなるように補
正データ発生回路ＭからＮo-1に補正データが入
力され、第ｎ―１ビツトの補正が行われる。以上
の動作を順次上位のビツトに対して行い、最上位
の第１ビツト（MSB；Most Significant Bit）の
較正が完了して、全ての較正が終了する。
以上のように較正された場合のデイジタル―ア
ナログ変換器としての直線性は較正系のノイズレ
ベルで決定され、各電流源B1〜Ｂoが要求される
性能は次の較正までの短時間安定度と補正用Ｄ／
Ａ変換器N1〜Ｎoの補正範囲より温度係数、経時
変化による変化が小さいことだけになり、従来の
デイジタル―アナログ変換器に比較し電流源B1
〜Ｂoに対する要求性能は大巾にゆるめられ、し
かも直線性は改良される。
ナログ変換器としての直線性は較正系のノイズレ
ベルで決定され、各電流源B1〜Ｂoが要求される
性能は次の較正までの短時間安定度と補正用Ｄ／
Ａ変換器N1〜Ｎoの補正範囲より温度係数、経時
変化による変化が小さいことだけになり、従来の
デイジタル―アナログ変換器に比較し電流源B1
〜Ｂoに対する要求性能は大巾にゆるめられ、し
かも直線性は改良される。
なお、上記実施例は２進符号の場合であるが、
ビツトパターン発生器を変更することでBCD符
号あるいはそれ以外の符号にも適用可能であり、
又、全ビツト較正するのではなく上位の重要な数
ビツトのみの較正で済ませることも可能である。
ビツトパターン発生器を変更することでBCD符
号あるいはそれ以外の符号にも適用可能であり、
又、全ビツト較正するのではなく上位の重要な数
ビツトのみの較正で済ませることも可能である。
以上説明したように、本発明によれば、温度係
数、経時変化の点で特に優れた部品を使用せずに
極めて高い直線性を備えたデイジタ―アナログ変
換器を実現できる利点がある。
数、経時変化の点で特に優れた部品を使用せずに
極めて高い直線性を備えたデイジタ―アナログ変
換器を実現できる利点がある。
第１図は従来のデイジタル―アナログ変換器を
示す図、第２図は本発明の一実施例を示す図、第
３図は第２図の動作を示すタイミング図である。 Ａ…基準電圧線、B1〜Ｂo+1…電流源、C1〜Ｃo
+1…電流スイツチ、D1〜Ｄo…デイジタル信号入
力線、Ｅ…アナログ出力端、Ｆ…コントロール回
路、Ｇ…ビツトパターン発生回路、H1〜Ｈo…信
号切換回路、Ｉ…電流スイツチ、Ｊ…増幅器、Ｋ
…同期検波器、Ｌ…レベル判定回路、Ｍ…補正デ
ータ発生回路、N1〜Ｎo…補正用Ｄ／Ａ変換器、
Ｏ…較正用開始指令入力端。
示す図、第２図は本発明の一実施例を示す図、第
３図は第２図の動作を示すタイミング図である。 Ａ…基準電圧線、B1〜Ｂo+1…電流源、C1〜Ｃo
+1…電流スイツチ、D1〜Ｄo…デイジタル信号入
力線、Ｅ…アナログ出力端、Ｆ…コントロール回
路、Ｇ…ビツトパターン発生回路、H1〜Ｈo…信
号切換回路、Ｉ…電流スイツチ、Ｊ…増幅器、Ｋ
…同期検波器、Ｌ…レベル判定回路、Ｍ…補正デ
ータ発生回路、N1〜Ｎo…補正用Ｄ／Ａ変換器、
Ｏ…較正用開始指令入力端。
Claims (1)
- 【特許請求の範囲】 １ ｎ（＞１）桁から成る入力デイジタル信号の
各桁に対応するｎ個のデイジタル―アナログ変換
部を備え、前記デイジタル信号をアナログ信号に
変換するデイジタル―アナログ変換器において、 前記出力アナログ信号を入力し、補正データ及
び較正制御用信号を生成して較正制御を行う較正
制御手段と、 最上位桁から数えて第ｍ（１≦ｍ≦ｎ）桁目の
デイジタル―アナログ変換部の出力アナログ信号
の設計値に一致した較正用アナログ信号値を生成
する較正用アナログ信号源と、 前記入力デイジタル信号の各桁と対応して設け
られ、該入力デイジタル信号と前記較正制御手段
からの較正制御用信号のうちの一方を選択して前
記デイジタル―アナログ変換部に供給する信号選
択手段と、 最上位桁から第ｍ桁目までのｍ個の前記デイジ
タル―アナログ変換部の各々に接続され、前記較
正制御手段からの補正データをもとに該ｍ個のデ
イジタル―アナログ変換部の出力アナログ信号値
を補正する補正用デイジタル―アナログ変換器と
を備え、 前記較正制御手段は、較正制御に際し、前記選
択手段で較正制御用信号を選択せしめると共に、
まず第ｍ桁目のデイジタル―アナログ変換部から
の出力アナログ信号値を較正するために、前記較
正用アナログ信号源からの較正用アナログ信号値
と第ｍ桁目のデイジタル―アナログ変換部からの
出力アナログ信号値との差を、第ｍ桁目のデイジ
タル―アナログ変換部の補正データとして前記補
正用デイジタル―アナログ変換器へ出力し、続い
て第ｍ―１桁目のデイジタル―アナログ変換部か
らの出力アナログ信号値を較正するために、第ｍ
桁目から最下位桁（即ち、第ｍ、ｍ＋１、…、ｎ
桁）までのすべてのデイジタル―アナログ変換部
からのアナログ信号値及び前記較正用アナログ信
号源からの較正用アナログ信号値の加算結果と第
ｍ―１桁目のデイジタル―アナログ変換部からの
出力アナログ信号値との差を、第ｍ―１桁目のデ
イジタル―アナログ変換部の補正データとして前
記補正用デイジタル―アナログ変換器へ出力し、
以下同様の動作を繰り返して最後は、最上位桁
（即ち、第１桁目）のデイジタル―アナログ変換
部からの出力アナログ信号値を較正するために、
第２桁目の最下位桁まで（即ち、第２、３、…、
ｍ−１、ｍ、…、ｎ桁）のすべてのデイジタル―
アナログ変換部からのアナログ信号及び前記較正
用アナログ信号源からの較正用アナログ信号の加
算結果と最上位桁のデイジタル―アナログ変換部
からの出力アナログ信号値との差を、最上位桁の
デイジタル―アナログ変換部の補正データとして
前記補正用デイジタル−アナログ変換器へ出力す
ることを特徴とするデイジタル―アナログ変換
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2686980A JPS56122524A (en) | 1980-03-04 | 1980-03-04 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2686980A JPS56122524A (en) | 1980-03-04 | 1980-03-04 | Digital-to-analog converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56122524A JPS56122524A (en) | 1981-09-26 |
| JPS6161577B2 true JPS6161577B2 (ja) | 1986-12-26 |
Family
ID=12205292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2686980A Granted JPS56122524A (en) | 1980-03-04 | 1980-03-04 | Digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56122524A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301349A (ja) * | 1993-04-12 | 1994-10-28 | Yoshiro Nakamatsu | 移動バーチャル表示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60212030A (ja) * | 1984-04-04 | 1985-10-24 | Matsushita Electric Ind Co Ltd | デジタル・アナログ変換回路 |
| ATE112655T1 (de) * | 1987-12-14 | 1994-10-15 | Siemens Ag | Kalibrierungsverfahren für redundante a/d-und d/a-umsetzer mit gewichtetem netzwerk. |
| DE50209108D1 (de) * | 2001-10-25 | 2007-02-08 | Bosch Gmbh Robert | Vorrichtung zur korrektur eines signals |
| WO2009066371A1 (ja) * | 2007-11-20 | 2009-05-28 | Advantest Corporation | Ｄ／ａ変換器及び電子ビーム露光装置 |
| JP5489222B2 (ja) * | 2010-05-28 | 2014-05-14 | 秀文 矢原 | Ｄ／ａ変換装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
-
1980
- 1980-03-04 JP JP2686980A patent/JPS56122524A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124053A (en) * | 1977-04-06 | 1978-10-30 | Hitachi Ltd | D/a converter with correction circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06301349A (ja) * | 1993-04-12 | 1994-10-28 | Yoshiro Nakamatsu | 移動バーチャル表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56122524A (en) | 1981-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6897794B2 (en) | All-analog calibration of sting-DAC linearity: application to high voltage processes | |
| US6329941B1 (en) | Digital-to-analog converting device and method | |
| US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
| US6686865B2 (en) | High resolution, high speed, low power switched capacitor analog to digital converter | |
| US7978110B2 (en) | Digital-to-analog converter | |
| EP1257060B1 (en) | Digital-to-analogue converter using an array of current sources | |
| US5703586A (en) | Digital-to-analog converter having programmable transfer function errors and method of programming same | |
| JPH06152415A (ja) | 多段動作のレンジ分割形ａｄ変換手段 | |
| JPH0454408B2 (ja) | ||
| JPH05218868A (ja) | 多段型ａｄ変換器 | |
| US6507296B1 (en) | Current source calibration circuit | |
| US5187483A (en) | Serial-to-parallel type analog-digital converting apparatus and operating method thereof | |
| US4947172A (en) | Digital-to-analog conversion circuit | |
| CN114650061A (zh) | 集成电路、数模转换器及其驱动方法 | |
| US6259392B1 (en) | Multiplying digital-to-analog converters and methods that selectively connect unit and feedback capacitors to reference voltages and feedback voltages | |
| JPS6161577B2 (ja) | ||
| JP2005348419A (ja) | デジタル−アナログ変換器とデジタル−アナログ変換方法 | |
| US6642867B1 (en) | Replica compensated heterogeneous DACs and methods | |
| JP4097796B2 (ja) | Ｄａコンバータ及びそのｄａコンバータを用いた逐次比較型ａｄコンバータ | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| KR101927101B1 (ko) | 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서 | |
| US5929798A (en) | High speed and low power digital/analog (D/A) converter using dual current cell arrays | |
| JP2004336772A (ja) | デジタル・アナログ・コンバータ用の素子単位のリサンプリング | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JPH06120832A (ja) | ディジタル−アナログ変換器 |