JPS615686A - ビデオagc回路 - Google Patents
ビデオagc回路Info
- Publication number
- JPS615686A JPS615686A JP59126921A JP12692184A JPS615686A JP S615686 A JPS615686 A JP S615686A JP 59126921 A JP59126921 A JP 59126921A JP 12692184 A JP12692184 A JP 12692184A JP S615686 A JPS615686 A JP S615686A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- circuit
- potential
- point
- agc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
- H04N5/53—Keyed automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明はVTR(ビデオテープレコーダ)やVDP(ビ
デオディスクプレーヤ)等のビデオ機器に使用されるビ
デオAGC回路に関する。
デオディスクプレーヤ)等のビデオ機器に使用されるビ
デオAGC回路に関する。
(ロ)従来の技術
例えばVTRでは、ビデオカメラやテレビチェーナから
与えられる輝度信号(複合ビデオ信号)IFM変調して
記録する場合に上記輝度信号の大きさを予め一定に揃え
る必要がToり、この目的ヤ所謂ビデオAGC回路が使
用されている。
与えられる輝度信号(複合ビデオ信号)IFM変調して
記録する場合に上記輝度信号の大きさを予め一定に揃え
る必要がToり、この目的ヤ所謂ビデオAGC回路が使
用されている。
上記ビデオAGC回路は既Kli[々の型式のものが提
案されているが、最近は、例えば「Natiohal
Tachnlcal Report VoL。
案されているが、最近は、例えば「Natiohal
Tachnlcal Report VoL。
25 、NaIJ (19〕9年2月発行)のP、10
2〜P、105に紹介されて−るような「キード優先、
ピーク併用型AGC回路」が慣用されておυ、このタイ
プのAGC回路は概ね第6図の如く構成□されている。
2〜P、105に紹介されて−るような「キード優先、
ピーク併用型AGC回路」が慣用されておυ、このタイ
プのAGC回路は概ね第6図の如く構成□されている。
即ち、(1)は複合ビデオ信号の入力端子、(2)は可
変利得増幅回路、(3JはAGC制御された複合ビデオ
信号を得る出力端子、(4)はこの複合ビデオ信号から
水平、組直同期信号を分離する同期分離回路、(5)は
その各同期信号を得て上記増幅回路(2)の出力ビデオ
信号の同期先端レベルを一定電位にクランプする同期ク
ランプ回路、16)は上記”同□期信号を2声 S@C
,程度遅延せしめる遅延回路、(7)は前記フラング回
路(51からの複合ビデオ信号に参照パルスを加算する
パルス混合回路、(8)はヤ。ヵヵ信、よ、−2検波t
6回路、(9)は七〇B点に得るピーク電位を予め設定
したA点の基準電位と比較する比較回路、■はその比較
出力に応じて前記増幅回路(2)を利得制御する回路接
続でるる。
変利得増幅回路、(3JはAGC制御された複合ビデオ
信号を得る出力端子、(4)はこの複合ビデオ信号から
水平、組直同期信号を分離する同期分離回路、(5)は
その各同期信号を得て上記増幅回路(2)の出力ビデオ
信号の同期先端レベルを一定電位にクランプする同期ク
ランプ回路、16)は上記”同□期信号を2声 S@C
,程度遅延せしめる遅延回路、(7)は前記フラング回
路(51からの複合ビデオ信号に参照パルスを加算する
パルス混合回路、(8)はヤ。ヵヵ信、よ、−2検波t
6回路、(9)は七〇B点に得るピーク電位を予め設定
したA点の基準電位と比較する比較回路、■はその比較
出力に応じて前記増幅回路(2)を利得制御する回路接
続でるる。
斯る第6図の回路では、同期信号部の先端レベルがクラ
ンプされ九複合ビデオ信号(第2図の(イ))及び遅延
同期信号(同図(ハ))を混合回路(7)#C得て、ペ
デスタルレベルからの高さく振@)がVpの参照パルス
のが加算された型式の合成信号(同図(ロ))をD点に
導出(その動作は後に詳述する)し、この信号のピーク
レベルに相当するB点の電位が前述の基準電位(VA)
VC一致するよう可変利得増幅回路(2)で複合ビデオ
信号の振幅が調整される訳で6る。この点を更に詳しく
説明す乙に、今、入力端子(1)の複合ビデオ信号の同
期信号部(8の振幅が伸びると、B点のピーク検波前の
波形では第6図(+?線のように参照パルス0の先端が
基準電位(VA)1を越えろ。すると、この場合は上記
パルス09先端レベルがVhになるように利得制御され
、従って、同図の破線のよ、うに同期信号部0及びビデ
オ信号部ωの振幅が共に圧縮される口また、第3図中)
のように参照パルス0の先端レベルがVAにクランプさ
れた(即ち、同期信号部の振幅が一定に保持された)状
態で、ビデオ信号部ノヒークがVhf越えた場合は、そ
のピーク部がVAになるよ5rc利得制御され、従って
、この場合は同図破線のようにビデオ信号部の振幅が圧
縮されるのでめる0りまり、第3図(IL)の場合は参
照パルス(Dの先端レベル即ち同期信号部の振幅(VS
)の変化に応じてAGC動作し、第3図中)の場合はビ
デオピーク部のレベル変化に応じてAGC動作すること
になり、それゆえキード優先、ピーク併用型ムGCと称
される訳である。
ンプされ九複合ビデオ信号(第2図の(イ))及び遅延
同期信号(同図(ハ))を混合回路(7)#C得て、ペ
デスタルレベルからの高さく振@)がVpの参照パルス
のが加算された型式の合成信号(同図(ロ))をD点に
導出(その動作は後に詳述する)し、この信号のピーク
レベルに相当するB点の電位が前述の基準電位(VA)
VC一致するよう可変利得増幅回路(2)で複合ビデオ
信号の振幅が調整される訳で6る。この点を更に詳しく
説明す乙に、今、入力端子(1)の複合ビデオ信号の同
期信号部(8の振幅が伸びると、B点のピーク検波前の
波形では第6図(+?線のように参照パルス0の先端が
基準電位(VA)1を越えろ。すると、この場合は上記
パルス09先端レベルがVhになるように利得制御され
、従って、同図の破線のよ、うに同期信号部0及びビデ
オ信号部ωの振幅が共に圧縮される口また、第3図中)
のように参照パルス0の先端レベルがVAにクランプさ
れた(即ち、同期信号部の振幅が一定に保持された)状
態で、ビデオ信号部ノヒークがVhf越えた場合は、そ
のピーク部がVAになるよ5rc利得制御され、従って
、この場合は同図破線のようにビデオ信号部の振幅が圧
縮されるのでめる0りまり、第3図(IL)の場合は参
照パルス(Dの先端レベル即ち同期信号部の振幅(VS
)の変化に応じてAGC動作し、第3図中)の場合はビ
デオピーク部のレベル変化に応じてAGC動作すること
になり、それゆえキード優先、ピーク併用型ムGCと称
される訳である。
なお、ビークAGO動作(第3図(b))の場合に、可
変利得増幅回路(2〕で利得制御されても、同期信号部
の振@ (V m )が変化しないのはsM2図及び第
3図から判るよ5にVa=Vム−Me−)2Vbeで与
えられ、0点での同期先端の電4fL(Vc)がクラン
プされて一定だからでめる◎ ところで、との従来回路に於いて、出力端子(2)に得
る複合ビデオ信号の振幅(出力利得)を大きくするKは
、基準電位(VA)を高くすればよいカラ、今、W、
4図(&)O&lIIカラV A k J V A s
だけ上昇させ念とする。すると、参照パルス0の先端が
その新たな基準電位に一致するように複合ビデオ信号の
利得が増大し、それによって同期信号部の振幅が元のV
8oからΔVムだけ大きくなってVIIKなる。このと
き上記利得IM御によって、ビデオ信号部の振幅も同期
信号と同じ比率Vg。
変利得増幅回路(2〕で利得制御されても、同期信号部
の振@ (V m )が変化しないのはsM2図及び第
3図から判るよ5にVa=Vム−Me−)2Vbeで与
えられ、0点での同期先端の電4fL(Vc)がクラン
プされて一定だからでめる◎ ところで、との従来回路に於いて、出力端子(2)に得
る複合ビデオ信号の振幅(出力利得)を大きくするKは
、基準電位(VA)を高くすればよいカラ、今、W、
4図(&)O&lIIカラV A k J V A s
だけ上昇させ念とする。すると、参照パルス0の先端が
その新たな基準電位に一致するように複合ビデオ信号の
利得が増大し、それによって同期信号部の振幅が元のV
8oからΔVムだけ大きくなってVIIKなる。このと
き上記利得IM御によって、ビデオ信号部の振幅も同期
信号と同じ比率Vg。
7781分だけ伸びて同図−)の破線のようになろうと
するが、ビデオ信号部がVAを越えると、前述のピーク
AGO動作するので、結局、実線のようになる。即ち、
この場合は、ビデオ信号部ωと同期信号部0の振幅比(
以下、V/8比と言う)カ第4図(&)(F)正?lf
i伏][(V/S = 7 : 3 ) カラ大きぐず
れてめる。tた、第5図(ロ)は同図(姉の状、態から
VAをΔVAzだけ低下させた場合を表わしており、こ
の場合はビデオビーク部がVAよシも相浩下方に位置す
るので、キードAGC動作しかしないことになシ、ビデ
オビーク部の変化に対しては全(AGCがかからないこ
とになぁ。
するが、ビデオ信号部がVAを越えると、前述のピーク
AGO動作するので、結局、実線のようになる。即ち、
この場合は、ビデオ信号部ωと同期信号部0の振幅比(
以下、V/8比と言う)カ第4図(&)(F)正?lf
i伏][(V/S = 7 : 3 ) カラ大きぐず
れてめる。tた、第5図(ロ)は同図(姉の状、態から
VAをΔVAzだけ低下させた場合を表わしており、こ
の場合はビデオビーク部がVAよシも相浩下方に位置す
るので、キードAGC動作しかしないことになシ、ビデ
オビーク部の変化に対しては全(AGCがかからないこ
とになぁ。
(ハ)発明が解決しようとする問題点
前述の従来回路に於いて、纂4図の)及び第5図(ロ)
のような不都合な事態が生じるのは、第2図(イ)の複
合ビデオ信号中に加算された参照パルスの8幅(Vp)
が常に一定値に固定されてぃ6からである。従って、本
発明は、この点な改善すbことによって、AGCの動作
レベル設定用の基準電位を変更しても、常にキード優先
、ピーク併用型のAGC動作を行なわせることができる
と共に、VlS比が正常な複合ビデオ信号入力に対して
はそのV/S比を正規の値に保持できるようにするンプ
され九複合ビデオ信号のペデスタル部に一定振幅の参照
パルスを加算せしめてAGO動作を行なわせるようにし
たビデオAGC回路に於pて、前記参照パルスの先端及
びビデオ信号部のピークと比較されるAGC動作レベル
設定用の基準電位を変更したときに前記参照パルスの振
f@を連動して変化させるようにしている。
のような不都合な事態が生じるのは、第2図(イ)の複
合ビデオ信号中に加算された参照パルスの8幅(Vp)
が常に一定値に固定されてぃ6からである。従って、本
発明は、この点な改善すbことによって、AGCの動作
レベル設定用の基準電位を変更しても、常にキード優先
、ピーク併用型のAGC動作を行なわせることができる
と共に、VlS比が正常な複合ビデオ信号入力に対して
はそのV/S比を正規の値に保持できるようにするンプ
され九複合ビデオ信号のペデスタル部に一定振幅の参照
パルスを加算せしめてAGO動作を行なわせるようにし
たビデオAGC回路に於pて、前記参照パルスの先端及
びビデオ信号部のピークと比較されるAGC動作レベル
設定用の基準電位を変更したときに前記参照パルスの振
f@を連動して変化させるようにしている。
(ホ)作 用
上述の如く構成すると、V/8比が正規の状態になって
いる複合ビデオ信号に対して、基準レベルの変化に拘わ
らず、上記ビデオ信号のビデオピーク部が参照パルスの
先端よりも少許低くなるように、参照パルスを加算する
ことができ、それによって前述の目的を達成できる訳で
ある。
いる複合ビデオ信号に対して、基準レベルの変化に拘わ
らず、上記ビデオ信号のビデオピーク部が参照パルスの
先端よりも少許低くなるように、参照パルスを加算する
ことができ、それによって前述の目的を達成できる訳で
ある。
(へ)実 施 例
第1図は本発明の一実施例を示し、IK5図と同一図番
を付した部分は同一構成となっており、次の点の構成が
異なりている。即ち、それは、混合回路(Ql)内の差
動対トランジスタ(Q2)(Q3〕の定電流用トランジ
スタ(Q4)と電流ンラ一対を構成するトランジスタ(
Qs l)を設け、このトランジスタを電源(+Vcc
)と接地点との間に抵抗(R3)〜〔R5〕及び制御ト
ランジスタ(Ql x )と共に直列に接続し、上記制
御トランジスタ(Qlり のペースを基準電位設定用
の可変抵抗(Va)の摺動端子(A点)に接続した点で
めろ。
を付した部分は同一構成となっており、次の点の構成が
異なりている。即ち、それは、混合回路(Ql)内の差
動対トランジスタ(Q2)(Q3〕の定電流用トランジ
スタ(Q4)と電流ンラ一対を構成するトランジスタ(
Qs l)を設け、このトランジスタを電源(+Vcc
)と接地点との間に抵抗(R3)〜〔R5〕及び制御ト
ランジスタ(Ql x )と共に直列に接続し、上記制
御トランジスタ(Qlり のペースを基準電位設定用
の可変抵抗(Va)の摺動端子(A点)に接続した点で
めろ。
さて、この実施例に於いて、今、同期クランプ回路(5
)からC,arc出力される複合ビデオ信号を第2図の
(イ)とし、遅延回路(6)からの遅延同期信号を同図
の(ハ)とすると、この同期信号(ハ)のロウレベル期
間で差動対トランジスタ(Qりがオフとなり、ハイレベ
ル期間でこのトランジスタ(Q2)がオンになる。従っ
て、上記ハイレベル期間のみ上記ビデオ信号(イ)のレ
ベルシフトが行なわれ、0点に現われる合成信号は同図
(ロ)のようになる。そして、この合成信号(ロ)がト
ランジスタ(Q5)とコンデンサ(Cr)ycよってピ
ーク検波され、B点に得るピーク電位が比較回路(9)
の差動対トランジスタCQt ) (Qs )テA点ノ
ft準[位(Vi )色比較されて前述の従来例のよう
KAGC動作が行なわれることになる。
1ここで、前記合成信号
(ロ)のレベルシフト量即ち参照パルスの振幅(VP)
Fi定電流トランジスタ(Q4)を流れる電流Ilと抵
抗(R1)の積IIRIで決まる。そして、上記電流■
1はンラー流工2は前記基準電位(Vi)即ち制御トラ
ンジスタ(Ql 2 )のペース電位に対して(Vi−
2vbe)/(Rs+R4)で与えられるから、結局、
変化することになる。
)からC,arc出力される複合ビデオ信号を第2図の
(イ)とし、遅延回路(6)からの遅延同期信号を同図
の(ハ)とすると、この同期信号(ハ)のロウレベル期
間で差動対トランジスタ(Qりがオフとなり、ハイレベ
ル期間でこのトランジスタ(Q2)がオンになる。従っ
て、上記ハイレベル期間のみ上記ビデオ信号(イ)のレ
ベルシフトが行なわれ、0点に現われる合成信号は同図
(ロ)のようになる。そして、この合成信号(ロ)がト
ランジスタ(Q5)とコンデンサ(Cr)ycよってピ
ーク検波され、B点に得るピーク電位が比較回路(9)
の差動対トランジスタCQt ) (Qs )テA点ノ
ft準[位(Vi )色比較されて前述の従来例のよう
KAGC動作が行なわれることになる。
1ここで、前記合成信号
(ロ)のレベルシフト量即ち参照パルスの振幅(VP)
Fi定電流トランジスタ(Q4)を流れる電流Ilと抵
抗(R1)の積IIRIで決まる。そして、上記電流■
1はンラー流工2は前記基準電位(Vi)即ち制御トラ
ンジスタ(Ql 2 )のペース電位に対して(Vi−
2vbe)/(Rs+R4)で与えられるから、結局、
変化することになる。
したがって、今、上記抵抗(R1)〜(R4)の各抵抗
値を適切に選定することによって、基準電位(Vi)の
成る値に対して、複合ビデオ信号の振幅が希望する所定
の大きさく例えば1vp−p)で、且つ、同期信号部と
ビデオ信号部の振幅比が正規の比(3ニア)となり、し
かも、キードAGC及びピークAGCが共に可能になる
ように、参照パルス0の振幅(即ち、レベルシフト量〕
(Vpo)を第4図(&)のよ5に設定する。すると、
□この状態から可変抵抗(VR)によりてViをΔV
Viだけ上昇させると、それに応じてレベルシフト量が
VpoからΔVptだけ大きくなるので、B点の信号波
形(ピーク検波前の状態)は富4図(e)のようになる
□すなわち、同期信号部がΔVA ′1だけ
伸びてVa IKなシ、且つ、ビデオ信号部の振幅も同
期信号部の変化分V s 1/ V s oだけ大きく
なって、複合ビデオ信号の振幅(出力利得)が増大し、
それと共に、そのビデオ信号のピーク部が変更後のVi
よシ少許低(なりている。従って、この第4図(6)の
状態ではVlS比が71になっている。しかも、この状
態から同期信号部又はビデオビーク部が変化した場合r
CキードAGC又はピークAGCがそれぞれ動作するこ
とになるO また、第5図(a)〔第4図(&)と同じ〕の状態から
、ViをΔVA2だけ低下させろと、複合ビデオ信号の
振幅が!4図の場合とは逆に圧縮されると共に、レベル
シフト量もVpoからΔVptだけ小さくなって、第5
図(C)のようになる。従りて、この場合も同期信号部
又はビデオビーク部の変化に応じてキードAGC及びピ
ークAGC動作が可能になる。勿論、N5図(0)の状
態ではV/S比は正規の7 + SKなっている。
値を適切に選定することによって、基準電位(Vi)の
成る値に対して、複合ビデオ信号の振幅が希望する所定
の大きさく例えば1vp−p)で、且つ、同期信号部と
ビデオ信号部の振幅比が正規の比(3ニア)となり、し
かも、キードAGC及びピークAGCが共に可能になる
ように、参照パルス0の振幅(即ち、レベルシフト量〕
(Vpo)を第4図(&)のよ5に設定する。すると、
□この状態から可変抵抗(VR)によりてViをΔV
Viだけ上昇させると、それに応じてレベルシフト量が
VpoからΔVptだけ大きくなるので、B点の信号波
形(ピーク検波前の状態)は富4図(e)のようになる
□すなわち、同期信号部がΔVA ′1だけ
伸びてVa IKなシ、且つ、ビデオ信号部の振幅も同
期信号部の変化分V s 1/ V s oだけ大きく
なって、複合ビデオ信号の振幅(出力利得)が増大し、
それと共に、そのビデオ信号のピーク部が変更後のVi
よシ少許低(なりている。従って、この第4図(6)の
状態ではVlS比が71になっている。しかも、この状
態から同期信号部又はビデオビーク部が変化した場合r
CキードAGC又はピークAGCがそれぞれ動作するこ
とになるO また、第5図(a)〔第4図(&)と同じ〕の状態から
、ViをΔVA2だけ低下させろと、複合ビデオ信号の
振幅が!4図の場合とは逆に圧縮されると共に、レベル
シフト量もVpoからΔVptだけ小さくなって、第5
図(C)のようになる。従りて、この場合も同期信号部
又はビデオビーク部の変化に応じてキードAGC及びピ
ークAGC動作が可能になる。勿論、N5図(0)の状
態ではV/S比は正規の7 + SKなっている。
なお、上記実施例では遅延同期信号(第2図の(ハ))
のロウレベル期間のみ複合ビデオ信号(同図(イ))を
レベルシフトさせることによりて参照パルス0が等測的
に加算されるようにしたが、これに代えて幅狭(2/l
s@e、程度)の参照パルスを上記ビデオ信号(ハ
)のペデスタル部のフロントポーチに直接加算するよう
にしてもよく、その場合は加算する参照パルスの振幅を
直接変化させるようにすればよい訳でおる。
のロウレベル期間のみ複合ビデオ信号(同図(イ))を
レベルシフトさせることによりて参照パルス0が等測的
に加算されるようにしたが、これに代えて幅狭(2/l
s@e、程度)の参照パルスを上記ビデオ信号(ハ
)のペデスタル部のフロントポーチに直接加算するよう
にしてもよく、その場合は加算する参照パルスの振幅を
直接変化させるようにすればよい訳でおる。
(ト)発明の効果
本発明に依れば、複合ビデオ信号のペデスタル部に参照
パルスを加算してキード優先、ピーク併用型のAGC動
作を行なわせるようにしたビデオAGC回路に於いて、
ビデオ信号の出力利得を変更すぺ(AGC基準レベルを
変化1ぜた場合にも、上記各AGC動作が可能で、しか
も、v/S比が正常なビデオ信号入力に対してはそのV
/S比が一定に保持されるようになっているので、AG
C回路の使用可能な出力利得範囲が広がることになる。
パルスを加算してキード優先、ピーク併用型のAGC動
作を行なわせるようにしたビデオAGC回路に於いて、
ビデオ信号の出力利得を変更すぺ(AGC基準レベルを
変化1ぜた場合にも、上記各AGC動作が可能で、しか
も、v/S比が正常なビデオ信号入力に対してはそのV
/S比が一定に保持されるようになっているので、AG
C回路の使用可能な出力利得範囲が広がることになる。
第1図は本発明の一実施例を示す回路図、N2図、第6
図、蕗4図、謳5図に何れもその動作を説明するための
信号波形図、第6図は従来のビデオAGC回路を示す回
路図である。 (1)・・・ビデオ入力端子、(3J・・・ビデオ出力
端子、(7)・・・パルス混合回路、(8)・・・ピー
ク検波回路、(9)・・・レベル比較回路。 出臥三洋電機株式会社
図、蕗4図、謳5図に何れもその動作を説明するための
信号波形図、第6図は従来のビデオAGC回路を示す回
路図である。 (1)・・・ビデオ入力端子、(3J・・・ビデオ出力
端子、(7)・・・パルス混合回路、(8)・・・ピー
ク検波回路、(9)・・・レベル比較回路。 出臥三洋電機株式会社
Claims (1)
- (1)同期先端レベルがクランプされた複合ビデオ信号
のペデスタル部に一定振幅の参照パルスを加算せしめ、
このパルスの先端がビデオ信号部のピークを越えるとき
に上記パルスの先端が予め設定された基準電位になり、
逆に上記パルスの先端をビデオ信号部のピークが越える
ときはそのピークが上記基準電位になるよう前記複合ビ
デオ信号の利得を制御する回路に於いて、前記基準電位
を変更したときに前記参照パルスの振幅を連動して変化
させるようにしたことを特徴とするビデオAGC回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59126921A JPS615686A (ja) | 1984-06-20 | 1984-06-20 | ビデオagc回路 |
KR1019850004242A KR940009479B1 (ko) | 1984-06-20 | 1985-06-15 | 비디오 agc 회로 |
US06/746,159 US4658297A (en) | 1984-06-20 | 1985-06-18 | Automatic gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59126921A JPS615686A (ja) | 1984-06-20 | 1984-06-20 | ビデオagc回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS615686A true JPS615686A (ja) | 1986-01-11 |
Family
ID=14947195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59126921A Pending JPS615686A (ja) | 1984-06-20 | 1984-06-20 | ビデオagc回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4658297A (ja) |
JP (1) | JPS615686A (ja) |
KR (1) | KR940009479B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5435020A (en) * | 1977-08-22 | 1979-03-14 | Kubota Ltd | Riding type rice transplanter |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69013230T2 (de) * | 1989-06-05 | 1995-05-11 | Ibm | Verfahren und System zum Übertragen von Signalen über eine faseroptische Strecke. |
JPH0311390A (ja) * | 1989-06-08 | 1991-01-18 | Matsushita Electric Ind Co Ltd | 投写型画像表示装置 |
US5206606A (en) * | 1991-03-31 | 1993-04-27 | Sony Corporation | Control circuit for signal level |
KR950011658B1 (ko) * | 1992-04-22 | 1995-10-07 | 삼성전자주식회사 | 자동이득조정회로 |
JPH07131677A (ja) * | 1993-11-02 | 1995-05-19 | Nec Corp | ビデオ信号のサグ補正回路 |
WO2002102090A1 (en) * | 2001-06-13 | 2002-12-19 | Tech Electronics, Inc. | Method and apparatus for automatically compensating for attenuation in a received signal |
US7209577B2 (en) * | 2005-07-14 | 2007-04-24 | Logitech Europe S.A. | Facial feature-localized and global real-time video morphing |
US20070230794A1 (en) * | 2006-04-04 | 2007-10-04 | Logitech Europe S.A. | Real-time automatic facial feature replacement |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3249695A (en) * | 1962-09-13 | 1966-05-03 | Hazeltine Research Inc | Control apparatus for a television receiver |
BR7604441A (pt) * | 1975-07-09 | 1977-07-26 | Hitachi Ltd | Receptor de televisao e circuito limitador de corrente de feixe para receptor de televisao |
US4149190A (en) * | 1977-10-17 | 1979-04-10 | Xerox Corporation | Automatic gain control for video amplifier |
-
1984
- 1984-06-20 JP JP59126921A patent/JPS615686A/ja active Pending
-
1985
- 1985-06-15 KR KR1019850004242A patent/KR940009479B1/ko not_active IP Right Cessation
- 1985-06-18 US US06/746,159 patent/US4658297A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5435020A (en) * | 1977-08-22 | 1979-03-14 | Kubota Ltd | Riding type rice transplanter |
JPS6133526B2 (ja) * | 1977-08-22 | 1986-08-02 | Kubota Ltd |
Also Published As
Publication number | Publication date |
---|---|
US4658297A (en) | 1987-04-14 |
KR860000770A (ko) | 1986-01-30 |
KR940009479B1 (ko) | 1994-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS615686A (ja) | ビデオagc回路 | |
EP0298488B1 (en) | Video signal processing circuit for VTR signal | |
KR100695314B1 (ko) | 비디오 신호 수신기 내에서 비디오 신호의 dc 레벨을 제어하는 장치 | |
JPS6326948B2 (ja) | ||
JPH0625101Y2 (ja) | ビデオ画面安定化回路 | |
KR100481770B1 (ko) | 편향장치용방해신호제거톱니파발생기 | |
US5398114A (en) | Circuit for compensating for the drop-out of a reproduced video signal | |
US6008864A (en) | Composite video signal backporch soft-clamp system using servo loop | |
JPH0576838B2 (ja) | ||
US5122865A (en) | Chroma key signal generator for a video editing apparatus | |
JP3019313B2 (ja) | 同期信号自動切換装置 | |
JP3403095B2 (ja) | クランプ回路 | |
JP2549923B2 (ja) | 画像信号処理装置 | |
EP0107205B1 (en) | Gate pulse generating circuit and color television receiver | |
JPH0510472Y2 (ja) | ||
JPH05274787A (ja) | 自動利得制御回路 | |
JPS6115477A (ja) | 自動利得制御回路 | |
JPH0314712Y2 (ja) | ||
EP0901292B1 (en) | Video processing circuit | |
KR970009067B1 (ko) | 텔레비젼 수상기의 컬러버스트신호 이득보상 방법 및 회로 | |
JPH0453147B2 (ja) | ||
JP2604440Y2 (ja) | 再生映像信号のドロップアウト補償回路 | |
JP2535831B2 (ja) | 時分割多重ビデオ信号の調整回路 | |
KR0155095B1 (ko) | 바이어스 조절을 위한 신호레벨 동조화 회로 | |
KR0136503Y1 (ko) | 영상신호의 군지연 특성 선택회로 |