KR0155095B1 - 바이어스 조절을 위한 신호레벨 동조화 회로 - Google Patents

바이어스 조절을 위한 신호레벨 동조화 회로 Download PDF

Info

Publication number
KR0155095B1
KR0155095B1 KR1019950033446A KR19950033446A KR0155095B1 KR 0155095 B1 KR0155095 B1 KR 0155095B1 KR 1019950033446 A KR1019950033446 A KR 1019950033446A KR 19950033446 A KR19950033446 A KR 19950033446A KR 0155095 B1 KR0155095 B1 KR 0155095B1
Authority
KR
South Korea
Prior art keywords
signal
bias
circuit
video
output
Prior art date
Application number
KR1019950033446A
Other languages
English (en)
Other versions
KR970017129A (ko
Inventor
심용덕
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950033446A priority Critical patent/KR0155095B1/ko
Publication of KR970017129A publication Critical patent/KR970017129A/ko
Application granted granted Critical
Publication of KR0155095B1 publication Critical patent/KR0155095B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24Blanking circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

본 발명은 씨알티 컷-오프 바이어스 회로를 콘트롤하는데 있어서, R.G.B신호레벨을 동조회시켜 디지탈 콘트롤을 수행할 수 있도록 한 바이어스 조절을 위한 신호레벨 동조화 회로에 관한 것으로, 비디오 신호를 일정레벨로 증폭시키는 비디오 프리 앰프(10)와, 상기 비디오 프리 앰프(10)의 신호를 완충시키는 버퍼(20)와, 상기 버퍼(20)를 통하여 완충된 신호를 다시 일정레벨로 증폭시켜 씨알티(60)로 출력시키는 비디오 출력 앰프(30)와, 상기 비디오 출력 앰프(30)의 바이어스를 조절하는 바이어스 조절회로(40)를 구비하여 구성되는 모니터의 바이어스 조절을 위한 신호레벨 동조화 회로에 있어서, 상기 버퍼(20)의 트랜지스터(Q1)베이스 입력단에, 입력되는 수평 블랭킹 신호를 반전 및 증폭시켜 상기 트랜지스터(Q1)의 베이스로는 동일한 R.G.B신호가 입력되도록 하는 수평 블랭킹 출력 회로(70)를 더 구비하여 이루어진다.

Description

바이어스 조절을 위한 신호레벨 동조화 회로
제1도는 종래 R.G.B 바이어스 조절을 위한 블럭도.
제2도는 본 발명에 따른 바이어스 조절을 위한 신호레벨 동조화 회로도.
제3도는 본 발명의 비디오 프리 엠프로부터 출력되는 R.B.G신호의 파형도.
제4도는 본 발명에 의한 R.G.B신호의 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 비디오 프리 앰프 20 : 버퍼부
30 : 비디오 출력 앰프 40 : 바이어스 조절회로
60 : 씨알티 70 : 수평블랭킹 신호출력부
80 : 스피드 업무 90 : 동조화 회로부
100 : 동기펄스 출력부 Q1,Q2 : 트랜지스터
R1-R7 : 저항 D1 : 다이오드
C1 : 캐패시터
본 발명은 모니터에 관한 것으로, 특히 OSD용 마이컴을 사용하여 씨알티 컷-오프 바이어스 회로를 콘트롤하는데 있어서, R.G.B신호레벨을 동조화시켜 디지털 콘트롤을 수행할 수 있도록 한 바이어스 조절을 위한 신호레벨 동조화 회로에 관한 것이다.
종래의 모니터에 있어서, 바이어스 조절을 위한 신호레벨 동조화 회로는 제1도에 도시된 바와같이 비디오 신호를 일정레벨로 증폭시키는 비디오 프리 앰프(1)와, 상기 비디오 프리 앰프(1)의 신호를 완충시키는 버퍼(2)와, 상기 버퍼(2)를 통하여 완충된 신호를 다시 일정레벨로 증폭시켜 씨알티(6)로 출력시키는 비디오 출력 앰프(3)와, 상기 비디오 출력 앰프(3)의 바이어스를 조절하는 바이어스 조절회로(4)와, 상기 바이어스 조절회로(4)의 R.G.B신호 레벨을 동조화시켜 비디오 신호의 바이어스를 조절하기 위한 신호레벨 동조화 회로(5)로 구성되었다.
도면중 미설명 부호 C0는 AC 커플링용 캐패시터, R0는 씨알티 임피던스 매칭용 저항, SG는 스파크 갭이다.
이와 같이 구성된 종래 회로에 있어서는, 비디오 프리 앰프(1)에 의해 R.G.B 신호가 일차적으로 증폭되고, 버퍼(2)를 통하여 완충된 후 다시 비디오 출력 앰프(3)를 통하여 이차적으로 증폭되어 씨알티(6)로 출력되는데, 이 때 신호레벨 동조화 회로(5)에 의해 바이어스 조절회로(4)가 신호의 DC레벨을 조절하여 주었다.
그러나 상기와 같은 종래의 바이어스 조절 회로에 있어서는, R.G.B의 바이어스가 가변 저항에 의해 조정됨에 따라, 비디오 출력회로를 바이어스 조절할 때에는 R.G.B신호가 신호레벨 동조화 회로(5)와 믹싱하여 사용할 수 있었지만, 마이컴에서 콘트롤하는 DC전압으로 바이어스 회로를 구성할 경우 출력단에서의 신호레벨 동조화 회로(5)를 사용할 수 없게 되어, 그린 온 동기입력시 신호레벨 차이로 인하여 바이어스를 조정할 때 R.G.B신호레벨 차이가 발생됨으로써, 바이어스를 조정하기가 어려운 문제가 있었다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 비디오 프리앰프와 비디오 출력앰프 사이에 접속된 버퍼에 수평 블랭킹 신호 출력부를 더 구비하여 R.G.B신호레벨을 동조화시킴으로서, 디지털 콘트롤을 수행할 수 있는 바이어스 조절을 위한 신호레벨 동조화 회로를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 비디오 신호를 일정레벨로 증폭시키는 비디오 프리앰프와, 상기 비디오 프리 앰프의 신호를 완충시키는 버퍼와, 상기 버퍼를 통하여 완충된 신호를 다시 일정레벨로 증폭시켜 씨알티로 출력시키는 비디오 출력 앰프와, 상기 비디오 출력 앰프의 바이어스를 조절하는 바이어스 조절회로를 구비하여 구성되는 모니터의 바이어스 조절을 위한 신호레벨 동조화 회로에 있어서, 상기 버퍼에 동기 기간동안 각각의 R.G.B신호에 수평 블랭킹 신호를 인가해 줄 수 있는 동조화 회로부를 더 구비하여 구성한 것에 그 특징이 있다.
본 발명의 구성상의 바람직한 하나의 특징은, 상기 동조화 회로부가 입력되는 수평블랭킹 신호를 스피드 업시키는 스피드 업부와, 상기 스피드 업부를 통하여 입력되는 신호가 R.G.B신호와 믹싱되도록 반전 및 증폭출력시키는 수평 블랭킹 신호출력부를 구비하여 구성한 것에 있다.
이와 같은 본 발명에 의하면, 비디오 프리 앰프로 출력되는 R.G.B신호에 동기기간동안 동일한 수평 블랭킹 신호를 인가하여, R.G.B.신호레벨을 동조화시킴으로써 디지털 콘트롤을 수행할 수 있게 되는 것이다.
이하, 본 발명 바이어스 조절을 위한 신호레벨 동조화 회로의 바람직한 실시예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
먼저 제2도는 본 발명의 회로도로, 비디오 신호를 일정레벨로 증폭시키는 비디오 프리 앰프(10)와, 상기 비디오 프리 앰프(10)의 신호를 완충시키는 트랜지스터(Q1) 및 저항(R1-R4)으로 이루어진 버퍼부(20)와, 상기 버퍼부(20)를 통하여 완충된 신호를 다시 일정레벨로 증폭시켜 씨알티(60)로 출력시키는 비디오 출력앰프(30)와, 상기 비디오 출력앰프(30)의 바이어스를 조절하는 바이어스 조절회로(40)로 구성된 모니터의 바이어스 조절을 위한 신호레벨 동조화 회로에 있어서, 상기 버퍼부(20)를 구성하고 있는 트랜지스터(Q1)의 베이스 입력단으로 수평블랭킹 신호를 R.G.B신호와 합성시키기 위한 동조화 회로부(90)를 더 마련하여 이루어진다.
그리고 이 동조화 회로부(90)는, 입력되는 수평블랭킹 신호를 스프드 업시키는 캐패시터(C1) 및 저항(R5)으로 이루어진 스피드 업부(80)와, 상기 스피드 업부(80)를 통한 수평 블랭킹 신호를 반전 및 증폭시켜 R.G.B신호와 합성토록 하기 위해 트랜지스터(Q2)와 다수의 바이어스 저항(R6)(R7) 및 바이어스 매칭용 다이오드(D1)로 구성된 수평 블랭킹 신호출력부(70)로 이루어지며, 상기 스피드 업부(80)로 인가되는 소정펄스폭의 펄스신호는 수평주기와 동일하도록 동기펄스 출력부(100)에 의해 공급된다.
이와 같이 구성된 본 발명은 통상적으로 본체와 모니터간의 신호 연결 수단으로 디-서브(D-SUB)와 BNC를 사용하고 있으며, 상기 디-서브는 신호 특성이 나쁘기 때문에 대형 모니터일수록 신호 특성이 좋은 BNC를 사용하고 있다.
이러한 BNC에 있어서, R단자. G단자. B단자, 수평동기신호(H)입력단자, 수직동기신호(V)입력단자의 5개 단자로 각각의 신호를 전달하는데, 이와 같이 5개의 단자를 사용하면 자리를 많이 차지하기 때문에, R단자. G단자. B단자는 그대로 사용하고 수평동기신호(H)와 수직동기신호(V)를 하나의 단자를 사용하여 전달하거나, 또는 R단자. B단자는 그대로 사용하고 G단자에 수평동기신호(H)와 수직동기 신호(V)를 같이 전달하는 방법을 사용하고 있다.
따라서, 비디오 프리 앰프(10)로부터 버퍼부(20)로 출력되는 R.G.B신호의 전달파형은 제3도와 같이 G신호의 레벨이 다르게 전달되기 때문에 신호 특성이 나빠지게 된다.
한편 동기펄스 출력부(100)로부터 공급되는 펄스신호는, 스피드 업부(80)의 스피드저항(R5)으로부터 캐패시터(C1)의 양단전압을 상승시키기 때문에 상기한 펄스신호가 빠르게 수평 블랭킹 신호출력부(70)의 트랜지스터(Q2)로 입력되고 있으며, 이때 NPN형으로 이루어진 트랜지스터(Q2) 및 다수의 바이어스 저항(R6, R7)에 의해 펄스신호는 일정레벨로 반전증폭됨에 따라, 제4도와 같이 원래의 R.G.B신호에 수평 블랭킹 신호가 믹싱되어 출력된다. 그리고 이때 출력되는 믹싱신호는 상기 버퍼부(20)의 트랜지스터(Q1)로 입력되어, 이 트랜지스터(Q1)를 통해 출력되는 R.G.B신호의 레벨은 동일하게 되는 것이다.
즉, 비이어스 조절을 위한 신호레벨 동조화 신호를 출력시킬 수 있게 되는 것이다.
이상에서 설명한 바와 같은 본 발명은, OSD용 마이컴을 사용하여 씨알티 컷-오프 바이어스 회로를 디지털로 콘트롤을 할 경우, R.G.B신호레벨을 별도의 스피드 업회로와 수평 블랭킹 출력회로를 사용함으로써 동조화시킬 수 있는 효과를 갖는다.

Claims (1)

  1. 비디오 신호를 일정레벨로 증폭시키는 비디오 프리 앰프(10)와, 상기 비디오 프리앰프(10)의 신호를 완충시키는 버퍼부(20)와, 상기 버퍼부(20)를 통하여 완충된 신호를 다시 일정레벨로 증폭시켜 씨알티(60)로 출력시키는 비디오 출력 앰프(30)와, 상기 비디오 출력 앰프(30)의 바이어스를 조절하는 바이어스 조절회로(40)를 구비하여 구성되는 모니터의 바이어스 조절을 위한 신호레벨 동조화 회로에 있어서, 상기 버퍼부(20)의 신호입력단으로 동기펄스 출력부(100)를 통해 수평 주기와 동일한 펄스를 공급받아 이를 스피드 업시키기 위해 캐패시터(C1) 및 저항(R5)으로 이루어진 스피드 업부(80)와, 이 스피드 업부(80)를 통해 인가되는 펄스신호를 반전증폭시키기 위해 다이오드(D1) 및 다수의 저항(R6, R7)로 이루어진 수평 블랭킹 신호출력부(70)로 구성된 동조화 회로부(90)가 접속된 것을 특징으로 하는 바이어스 조절을 위한 신호레벨 동조화 회로.
KR1019950033446A 1995-09-30 1995-09-30 바이어스 조절을 위한 신호레벨 동조화 회로 KR0155095B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033446A KR0155095B1 (ko) 1995-09-30 1995-09-30 바이어스 조절을 위한 신호레벨 동조화 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033446A KR0155095B1 (ko) 1995-09-30 1995-09-30 바이어스 조절을 위한 신호레벨 동조화 회로

Publications (2)

Publication Number Publication Date
KR970017129A KR970017129A (ko) 1997-04-30
KR0155095B1 true KR0155095B1 (ko) 1998-12-15

Family

ID=19428859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033446A KR0155095B1 (ko) 1995-09-30 1995-09-30 바이어스 조절을 위한 신호레벨 동조화 회로

Country Status (1)

Country Link
KR (1) KR0155095B1 (ko)

Also Published As

Publication number Publication date
KR970017129A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
JPH0898055A (ja) 同期信号分離回路
US4984079A (en) Video preamplifier circuit
KR0155095B1 (ko) 바이어스 조절을 위한 신호레벨 동조화 회로
KR910007373A (ko) 비디오 신호 처리에 사용되는 액티브 필터의 자동조정회로
KR100259261B1 (ko) 칼라비디오신호 제어기능을 갖는 디스플레이장치
US5333019A (en) Method of adjusting white balance of CRT display, apparatus for same, and television receiver
JPS628990B2 (ko)
US5398114A (en) Circuit for compensating for the drop-out of a reproduced video signal
JP2569962B2 (ja) テレビジョン信号電力増幅器の特性補償回路
KR200146936Y1 (ko) 모니터의 온스크린 디스플레이장치
GB1213196A (en) Improvements in or relating to circuit arrangements for modifying television signals
JPS6314531Y2 (ko)
KR920002121Y1 (ko) 비데오 신호의 동기 안정화 회로
KR910003624Y1 (ko) 수직 블랭킹 기간내의 콘트롤 신호 혼합회로
JPS5814676A (ja) 映像信号クランプ装置
KR960002454Y1 (ko) 영상클램프회로
KR870003380Y1 (ko) 비디오 기기의 비디오 신호 뮤팅 회로
KR940006304Y1 (ko) Vtr 다기능시 노이즈 방지회로
JPS62130082A (ja) テレビジヨン受像機
JPH1075461A (ja) 画像情報処理装置及び波形整形回路
GB1262260A (en) Television apparatus
JPS59165592A (ja) 自動画質補正回路
KR950016318A (ko) 비디오 신호의 기록 레벨 자동 조절장치
JPS596109B2 (ja) テレビジョン受像機の調整方法
JPS6038913B2 (ja) 映像切換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee