JPS6154739A - 伝送方法 - Google Patents
伝送方法Info
- Publication number
- JPS6154739A JPS6154739A JP17809184A JP17809184A JPS6154739A JP S6154739 A JPS6154739 A JP S6154739A JP 17809184 A JP17809184 A JP 17809184A JP 17809184 A JP17809184 A JP 17809184A JP S6154739 A JPS6154739 A JP S6154739A
- Authority
- JP
- Japan
- Prior art keywords
- master station
- slave stations
- address
- signal
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、子局としての端末器がＪ！局ｔこよってサイ
クリックにポーリング制御されるような多重伝送システ
ムの規俣を設定する方式に関する。。
クリックにポーリング制御されるような多重伝送システ
ムの規俣を設定する方式に関する。。
背量技術
典型的な先ｒｒ＃′！Ａ術は第４図に示されている。こ
の多垂伝送システムにおいて、親局１には複数の子局Ｑ
１＊ Ｑ２＊ Ｑ３＋ ＱＸがｉ１信用ライン１１およ
び返信用ライン１２を介してそれぞれ接Ｍされ、上なス
イッチ５ｌｔｓ２＊・・・１３ｘを備えるディップスイ
ッチＳが入カラインａｌ＋亀２．・・・、 ａＸを介し
て接続される０親局１からはスター）（６号、子馬指定
アドレス信号、ｌＩＪ＃４信号、返信信号帯が１フレー
ムとして借成されｐ−伝送信号が各子）ＦＪ Ｑ１〜Ｑ
Ｘに送信される。前記子局指定アドレス（ｔ７号によっ
てたとえば子局Ｑ３が指定されると、−ｒ局Ｑ３が返信
すべきデータを有すれば返信用ラインノ２を介して親Ｒ
Ｊｉに返信信号が導出される。
の多垂伝送システムにおいて、親局１には複数の子局Ｑ
１＊ Ｑ２＊ Ｑ３＋ ＱＸがｉ１信用ライン１１およ
び返信用ライン１２を介してそれぞれ接Ｍされ、上なス
イッチ５ｌｔｓ２＊・・・１３ｘを備えるディップスイ
ッチＳが入カラインａｌ＋亀２．・・・、 ａＸを介し
て接続される０親局１からはスター）（６号、子馬指定
アドレス信号、ｌＩＪ＃４信号、返信信号帯が１フレー
ムとして借成されｐ−伝送信号が各子）ＦＪ Ｑ１〜Ｑ
Ｘに送信される。前記子局指定アドレス（ｔ７号によっ
てたとえば子局Ｑ３が指定されると、−ｒ局Ｑ３が返信
すべきデータを有すれば返信用ラインノ２を介して親Ｒ
Ｊｉに返信信号が導出される。
このような伝送システムではＩＩＪ４局１は０番地の子
局Ｑ１から順にＸ番地の子ＲＱＸまでサイクリックにポ
ーリング＆１１９１ Ｌ 、再ＶＯ番地に戻り上記ｆｉ
ｌ制御動作を繰り返す必要があり、したがって親局１に
Ｘ番地が最大アドレスであることを認ａさせなければな
らない、そこで親局１内のマイクロコンピュータに入力
フィンａｌ ｅａ２１・・、 ａＸを介してスイッチｓ
１．ｓ２Ｂ・＝、ｓＮから枯成されるディップスイッチ
Ｓからシステム規慎データを入力し、そのデータを最大
アドレスとしてサイリック制御を行なっている。
局Ｑ１から順にＸ番地の子ＲＱＸまでサイクリックにポ
ーリング＆１１９１ Ｌ 、再ＶＯ番地に戻り上記ｆｉ
ｌ制御動作を繰り返す必要があり、したがって親局１に
Ｘ番地が最大アドレスであることを認ａさせなければな
らない、そこで親局１内のマイクロコンピュータに入力
フィンａｌ ｅａ２１・・、 ａＸを介してスイッチｓ
１．ｓ２Ｂ・＝、ｓＮから枯成されるディップスイッチ
Ｓからシステム規慎データを入力し、そのデータを最大
アドレスとしてサイリック制御を行なっている。
発明が解決しようとする問題点
要約すれば、システム規模設定の最大のアドレスをディ
ツブスイッチＳなどで親局１内のマイクロコンピュータ
に人力する方法では、ディップスイッチＳやその入力端
子などのハードツエ７を必要とする。また親局１が１１
制御でさる最大アドレスをＺ（Ｚ＞Ｘ）として自動的に
ポーリング制御した場合には、子局ＱＺから子局ＱＸま
でのポーリング制御に費やす時間が無駄となり、伝送時
間の遅延を招くこととなる。このことは待に小規模の伝
送システムにおいて顕著である。
ツブスイッチＳなどで親局１内のマイクロコンピュータ
に人力する方法では、ディップスイッチＳやその入力端
子などのハードツエ７を必要とする。また親局１が１１
制御でさる最大アドレスをＺ（Ｚ＞Ｘ）として自動的に
ポーリング制御した場合には、子局ＱＺから子局ＱＸま
でのポーリング制御に費やす時間が無駄となり、伝送時
間の遅延を招くこととなる。このことは待に小規模の伝
送システムにおいて顕著である。
本発明の目的は上述の技術的ａ題を解決し、サイクリッ
クもす御の最大アドレスを設定するためのハードフェア
をな（シ、これによってｆ伝送システムの小型化および
生産コストの低減化が図られるようにした伝送方式を提
供することである。
クもす御の最大アドレスを設定するためのハードフェア
をな（シ、これによってｆ伝送システムの小型化および
生産コストの低減化が図られるようにした伝送方式を提
供することである。
問題点を解決するための手段
本発明は、親局から複数の子局に順次的にアドレス指定
してポーリングを行ない、そのポーリングによってアド
レス指定された子局が親局に返信（１号を導出するよう
にした伝送方式において、伝送方式当初には親局はその
親局に接続された子局を識別し、次にその識別された子
局を順次的にアドレス指定するようにしたことを特徴と
する伝送方式である。
してポーリングを行ない、そのポーリングによってアド
レス指定された子局が親局に返信（１号を導出するよう
にした伝送方式において、伝送方式当初には親局はその
親局に接続された子局を識別し、次にその識別された子
局を順次的にアドレス指定するようにしたことを特徴と
する伝送方式である。
作 用
本発明に従えば、伝送当初に親局がその親局に接続され
た子局を識別し、次にその識別された子局を順次的にア
ドレス指定するようにしたことによって、サイクリック
制御の最大アドレスを設定するためのハードツエ７を必
要とせず、したがって伝送システムの小型化およＶ生産
コストの低減化を図ることができる。
た子局を識別し、次にその識別された子局を順次的にア
ドレス指定するようにしたことによって、サイクリック
制御の最大アドレスを設定するためのハードツエ７を必
要とせず、したがって伝送システムの小型化およＶ生産
コストの低減化を図ることができる。
実施例
第１図は伝送システムのブロック図であり、第２図は、
伝送４３号の１フレ一ム分を模式化した図である。親局
１０には複数個（本実施例ではＸ個）の子局Ｑｌ、Ｑ２
．・・・、ＱＸが送信用ライン１３および返（ｉｌ用ラ
イン１４を介してそれぞれ接続される。この親局１０か
らは伝送信号が各子局Ｑ１〜ＱＸに個別的に伝送される
。伝送信号は第２図に示されるようにスタート信号、子
馬指定アドレスイ「号、制御信号、返信イＧ号帝が１７
レームとして構成される。この子局指定アドレス信号に
よってたとえば子局Ｑ３が指定されると、子局Ｑ３が返
信すべさ信号を有すれば前記伝送信号内の返信信号帯に
導入され、返信用フィン！４を介して親局１０に返信信
号として導出される。この伝送システムでは親局１０は
Ｏ番地の子局Ｑ１から順にＸ番地の子局ＱＸまでサイク
リックにポーリング制御し、再びＯ番地に戻り上記制御
動作が繰り返し行なわれろか、以下に示す本発明に従う
伝送方式によって親局１０にＸ番地が最大アドレスであ
ることを＆！熾させることができ、ポーリングｌ１ｉｌ
＋御に費やす時間の無駄などをなくすことができる。
伝送４３号の１フレ一ム分を模式化した図である。親局
１０には複数個（本実施例ではＸ個）の子局Ｑｌ、Ｑ２
．・・・、ＱＸが送信用ライン１３および返（ｉｌ用ラ
イン１４を介してそれぞれ接続される。この親局１０か
らは伝送信号が各子局Ｑ１〜ＱＸに個別的に伝送される
。伝送信号は第２図に示されるようにスタート信号、子
馬指定アドレスイ「号、制御信号、返信イＧ号帝が１７
レームとして構成される。この子局指定アドレス信号に
よってたとえば子局Ｑ３が指定されると、子局Ｑ３が返
信すべさ信号を有すれば前記伝送信号内の返信信号帯に
導入され、返信用フィン！４を介して親局１０に返信信
号として導出される。この伝送システムでは親局１０は
Ｏ番地の子局Ｑ１から順にＸ番地の子局ＱＸまでサイク
リックにポーリング制御し、再びＯ番地に戻り上記制御
動作が繰り返し行なわれろか、以下に示す本発明に従う
伝送方式によって親局１０にＸ番地が最大アドレスであ
ることを＆！熾させることができ、ポーリングｌ１ｉｌ
＋御に費やす時間の無駄などをなくすことができる。
第３図は、本発明に従う伝送方式の７０−チャートであ
る。システム規模の設定動作を開始するとステップ１１
から１２ に移り、親局１０内のマイクロコンピ
ュータに親局１０の制御可能な最大アドレスＺを入力す
る。ＺはＸとＺ＞Ｘの関係を有する６次にステップｎ３
に移り、最大アドレス信号が入力された伝送信号内
の子馬指定アドレスＺに対応する子局ＱＺにポーリング
を什ない、ステップｎ４ でＱＺからの最初の返ｆｉ
（８号が親局１０において受信＠れたと判断されたと脛
はステップｎ８ に移り、この時点のＺを最大アドレ
スＸとして親局１０内のメモリＲＡＭにストアし、ステ
ップｎ９ でシステム規ＦＡ設定動作を終了する。ス
テップｎ４ において子局ＱＺからの返信信号が親局
１０において受信がなかったと判断されたときはステッ
プ口５ に移り、最大アドレスＺより６１少すいＺ−１
が設定され、ステップｎ６ においてＺ−１が０よりも
大であるかどうかが判断される。
る。システム規模の設定動作を開始するとステップ１１
から１２ に移り、親局１０内のマイクロコンピ
ュータに親局１０の制御可能な最大アドレスＺを入力す
る。ＺはＸとＺ＞Ｘの関係を有する６次にステップｎ３
に移り、最大アドレス信号が入力された伝送信号内
の子馬指定アドレスＺに対応する子局ＱＺにポーリング
を什ない、ステップｎ４ でＱＺからの最初の返ｆｉ
（８号が親局１０において受信＠れたと判断されたと脛
はステップｎ８ に移り、この時点のＺを最大アドレ
スＸとして親局１０内のメモリＲＡＭにストアし、ステ
ップｎ９ でシステム規ＦＡ設定動作を終了する。ス
テップｎ４ において子局ＱＺからの返信信号が親局
１０において受信がなかったと判断されたときはステッ
プ口５ に移り、最大アドレスＺより６１少すいＺ−１
が設定され、ステップｎ６ においてＺ−１が０よりも
大であるかどうかが判断される。
Ｚ−１が０よりも大であると判断されたときはステップ
ｎ３ に戻り、アドレスＺ−１に対応する子局ＱＺ−
１にポーリングを行ない、ステップｎ４で子局ＱＺ−１
からの返信信号が親局１０において受信されたと判断さ
れたときはステップｎ８ に移り、この時庶のＺ−１
を最大アドレスＸとしで親局１０内のメモリＲＡＭにス
トアする０次にステップｎ４ において受イＪがなかっ
たと判１１７ｉされたときはステップ１１５ に移り
、アドレスＺ−１より６１少ないＺ−２が０よりも人で
あるかどうかが判断される。Ｚ−２がＯよりも大である
と判ｒｆ！されたときは再びステップｎ３ に戻り上
記一連の動１１；を繰り返す、ステップｎ６ において
アドレス設定値Ｚ４−Ｚ−１が０よりも小であると判断
されたときはステップｎ７ に移り、この伝送システ
ムには子局Ｑが取り付けられていないと判断し、ステッ
プｎ９ においてシステム規模設定動作を終了する。こ
のようにシステムソフトの初期設定時に親局１０ ｈ’
ｉｉ制御でさる最大のアドレスＺから順に小さいアド
レスＺ−１，Ｚ−２，・・・の方へ向けてポーリングし
ていき、最初に返（＋ｉ 信号があった子局Ｑのアドレ
スを最大アドレスＸとしてメモリＲＡＭ内にストアする
ことによって、メモリＲＡＭのストア内容に従って子局
Ｑを識別し、親局１０から訣別された子局Ｑに順次的に
、アドレス指定してポーリングを打ない、そのポーリン
グによってアドレス指定された子局Ｑが親局Ｑに返（Ｕ
信号を導出することができる。また従来技術で示したよ
うなディップスイッチＳや人力ライン−１〜ａｘなどの
ような特別なハードウェアを必要とすることなくシステ
ムの規模を設定することがでおるので、多重伝送システ
ムの小型化および生産コストの低減化が図られる。さら
に従来のシステム規模を設定しない方式に比べて伝送速
度の高速化が実現されるとともに、使用者がディップス
イッチによるシステム規模設定に要する時１」、労働の
無駄がな（なり、また設定ミスによる２【動作防止を図
ることが可能である。
ｎ３ に戻り、アドレスＺ−１に対応する子局ＱＺ−
１にポーリングを行ない、ステップｎ４で子局ＱＺ−１
からの返信信号が親局１０において受信されたと判断さ
れたときはステップｎ８ に移り、この時庶のＺ−１
を最大アドレスＸとしで親局１０内のメモリＲＡＭにス
トアする０次にステップｎ４ において受イＪがなかっ
たと判１１７ｉされたときはステップ１１５ に移り
、アドレスＺ−１より６１少ないＺ−２が０よりも人で
あるかどうかが判断される。Ｚ−２がＯよりも大である
と判ｒｆ！されたときは再びステップｎ３ に戻り上
記一連の動１１；を繰り返す、ステップｎ６ において
アドレス設定値Ｚ４−Ｚ−１が０よりも小であると判断
されたときはステップｎ７ に移り、この伝送システ
ムには子局Ｑが取り付けられていないと判断し、ステッ
プｎ９ においてシステム規模設定動作を終了する。こ
のようにシステムソフトの初期設定時に親局１０ ｈ’
ｉｉ制御でさる最大のアドレスＺから順に小さいアド
レスＺ−１，Ｚ−２，・・・の方へ向けてポーリングし
ていき、最初に返（＋ｉ 信号があった子局Ｑのアドレ
スを最大アドレスＸとしてメモリＲＡＭ内にストアする
ことによって、メモリＲＡＭのストア内容に従って子局
Ｑを識別し、親局１０から訣別された子局Ｑに順次的に
、アドレス指定してポーリングを打ない、そのポーリン
グによってアドレス指定された子局Ｑが親局Ｑに返（Ｕ
信号を導出することができる。また従来技術で示したよ
うなディップスイッチＳや人力ライン−１〜ａｘなどの
ような特別なハードウェアを必要とすることなくシステ
ムの規模を設定することがでおるので、多重伝送システ
ムの小型化および生産コストの低減化が図られる。さら
に従来のシステム規模を設定しない方式に比べて伝送速
度の高速化が実現されるとともに、使用者がディップス
イッチによるシステム規模設定に要する時１」、労働の
無駄がな（なり、また設定ミスによる２【動作防止を図
ることが可能である。
前述の実施例ではステップｎ５ においてＺ−Ｚ
・−１としたけれども、Ｚ←Ｚ−２あるいはＺ−３
であってもよい、システムによっては２つの子局Ｑで１
対の送受イＪ端末器を構成する場合もあり、その場合に
はＺ−Ｚ−２でも十分であるからである。
・−１としたけれども、Ｚ←Ｚ−２あるいはＺ−３
であってもよい、システムによっては２つの子局Ｑで１
対の送受イＪ端末器を構成する場合もあり、その場合に
はＺ−Ｚ−２でも十分であるからである。
本発明に従う伝送方式は、たとえば工場内のクレーン制
御方式など広ｌ１ｌＸ囲の技術分野に実施されることが
できろ。
御方式など広ｌ１ｌＸ囲の技術分野に実施されることが
できろ。
効 果
以上のように本発明によれば、伝送当初に親局はその親
局に接続された子局を識別し、次に識別された子局を順
次的にアドレス指定するようにしたことによって、伝送
システムの小型化および生産コストの低減化を図ること
ができる。
局に接続された子局を識別し、次に識別された子局を順
次的にアドレス指定するようにしたことによって、伝送
システムの小型化および生産コストの低減化を図ること
ができる。
第１図は伝送システムのブロック図、第２図は伝送（８
号の１フレ一ム分を模式化した図、第３図は本発明の一
実施例の７０−チャー）、ｔｊＳＡ図は従来の伝送シス
テムのブロック図である。
号の１フレ一ム分を模式化した図、第３図は本発明の一
実施例の７０−チャー）、ｔｊＳＡ図は従来の伝送シス
テムのブロック図である。
Claims (1)
- 【特許請求の範囲】 親局から複数の子局に順次的にアドレス指定してポーリ
ングを行ない、そのポーリングによってアドレス指定さ
れた子局が親局に返信信号を導出するようにした伝送方
式において、 伝送当初には親局はその親局に接続された子局を識別し
、次にその識別された子局を順次的にアドレス指定する
ようにしたことを特徴とする伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17809184A JPS6154739A (ja) | 1984-08-25 | 1984-08-25 | 伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17809184A JPS6154739A (ja) | 1984-08-25 | 1984-08-25 | 伝送方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6154739A true JPS6154739A (ja) | 1986-03-19 |
Family
ID=16042475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17809184A Pending JPS6154739A (ja) | 1984-08-25 | 1984-08-25 | 伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6154739A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075928U (ja) * | 1993-06-30 | 1995-01-27 | 桂史 安井 | 後続車へのブレーキ表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616340A (en) * | 1979-07-20 | 1981-02-17 | Matsushita Electric Works Ltd | Multiplex transmission system of signal |
-
1984
- 1984-08-25 JP JP17809184A patent/JPS6154739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5616340A (en) * | 1979-07-20 | 1981-02-17 | Matsushita Electric Works Ltd | Multiplex transmission system of signal |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075928U (ja) * | 1993-06-30 | 1995-01-27 | 桂史 安井 | 後続車へのブレーキ表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0100668B1 (en) | Data transmission system via power supply line | |
| EP0164411B1 (en) | Peak load access in a two-way, e.g. catv contention system | |
| US4516205A (en) | Access control of data transmission network | |
| JPH0548610A (ja) | 無線通信システム | |
| CN112165413A (zh) | 设备状态上报方法及装置、电子装置 | |
| EP0767560A1 (en) | Methods for sharing a transmission medium | |
| JPS6154739A (ja) | 伝送方法 | |
| EP0357992B1 (en) | Bus-type local area network using a token-passing scheme | |
| US5511230A (en) | Communication system between master system and multiple slave systems in time division mode where a next slave is serviced upon receipt of final acknowledgement | |
| CA2073140A1 (en) | System for detecting failure in dual bus user network | |
| JPH086615A (ja) | データリンク方法 | |
| JPS58164360A (ja) | デ−タ通信装置 | |
| RU2076459C1 (ru) | Устройство для предоставления услуг интеллектуальной сети | |
| JP3202344B2 (ja) | 通信制御方式 | |
| JPH0720287B2 (ja) | ワイヤレスロ−カル伝送システム | |
| JPH0691541B2 (ja) | バス型ｌａｎ | |
| JPH0564899B2 (ja) | ||
| CN113971152A (zh) | 应用于rs485总线的主节点识别从节点的方法及装置 | |
| JPH11296211A (ja) | 入出力装置 | |
| JPH0523098B2 (ja) | ||
| JPS59140746A (ja) | デ−タ転送方式 | |
| JPH0832624A (ja) | レイヤ２レベルのリンク確立方式 | |
| JPS62243442A (ja) | 伝送制御方式 | |
| EP3776833A1 (en) | Power converter with multiple outputs | |
| JPH02278995A (ja) | データ処理制御方式 |