JPS6153985B2 - - Google Patents

Description

【発明の詳細な説明】 この発明はエレベータの信号を直列伝送で行う
装置の改良に関するものである。

群管理エレベータでは、複数台のかごを１群と
して管理する群管理装置と、各かごの運行管理を
行う各台制御装置とで構成される。そして、群管
理装置と各台制御装置との間に信号の授受が行わ
れる。近来これらの装置に電子計算機を用いるも
のが多くなつて来たが、この場合上記信号の授受
は直列伝送によつて行われるのが普通である。こ
れを第１図〜第３図により説明する。

第１図中、１は群管理装置、２は乗場呼びの登
録、解除、割当等群管理に必要な各種演算を行う
中央処理装置（以下CPUと言う）、３はCPU２に
与える命令や各種データを記憶する記憶装置（以
下メモリと言う）、４〜６は１バツトの並列デー
タを８ビツトの直列信号に変換して送信し、また
直列で受信された８ビツトのデータを並列の１バ
ツトのデータに変換する周知の信号伝送装置、７
はCPU２、メモリ３、伝送装置４〜６間のデー
タの授受に用いられる共通信号線群（以下バスと
言う）で、その中にはアドレス、データ及び書き
込み・読み出し等の制御信号が含まれている。８
は０号機用の各台制御装置（１号機〜７号機用は
図示しない）、９は伝送装置４〜６と同様の伝送
装置、１０はかご位置、かご呼び及び群管理装置
１から送られて来る割当等の情報を基にして各か
ごの運行を管理する演算を行うCPU、１１は
CPU１０に与える命令や各種データを記憶する
メモリ、１２はCPU１０、メモリ１１、伝送装
置９間のデータの授受に用いられるバスである。
なお、群管理装置１及び各台制御装置８は説明上
必要な部分だけが示されている。

第２図中、STは送信の開始をCPU２に働き掛
けるための信号で、例えばタイマ割込のようなも
のである。W₀〜W₇はメモリ３に記憶されている
送信用データを伝送装置４〜６に与えるための信
号、TD０〜TD７は伝送装置４から伝送装置９へ
送られる直列データ信号である。なお、データに
ついては第３図に示すが、８種類の（８ビツト）
の外にスタートビツト、パリテイビツト及びスト
ツプビツトを備えている。

第３図中、ａ〜ｈは８種類のデータを示し、添
字０〜７は各かごの号機を示す。例えば、ａを特
定階の乗場上り割当呼びとすれば、a₀が「１」に
なれば０号機にその階の上り割当呼びがあること
を示している。

今、一連の群管理の演算が終了し、その結果が
メモリ３に記憶されているとする。このとき、記
憶されているデータの構造は、第３図の左側のよ
うになつていることが多い。すなわち、１バイト
の中には特定の１種類のデータが記憶されてお
り、１バイト中の各ビツトはその号機へのデータ
であること示している。これは、群管理の演算の
特質から来るものであり、１バイトの中に各号機
からのデータが全部入つていると、演算時間が少
なくて済むという利点があるからである。例え
ば、管理内で運転方向が定まつているかごを探す
とき、各ビツトが各号機からのデータに対応して
いれば、管理内にいるかごという１バイトのデー
タと、方向が定まつているかごという１バイトの
データのANDを求めるだけで、所望のデータが
得られる。もし、データの状態が第３図の右側の
ようになつていると、上記演算をするのに、少な
くとも８バイトのデータをアクセスしなければな
らず、演算時間は飛躍的に長くなることになる。

ところが、各台制御装置８へデータを伝送する
場合は、伝送装置４がデータをバイト単位にしか
授受できないので、いつたん第３図の右側に示す
ような形に変換し、１バイトの中のデータはすべ
て特定号機用のデータであるようにしてから、伝
送装置４に与えるようにしなければならない。

第２図は、上記変換されたデータが、伝送装置
４に与えられ、それが直列信号に直されて送信さ
れて行く状態を示している。すなわち、タイマ等
からの割込信号STにより、CPU２はアドレスｍ
〜ｍ＋７のデータを次々に伝送装置４〜６に書き
込むと、伝送装置４〜６は並直列変換を行い、信
号TD０〜TD７を送信する。受信については説明
を省略するが、送信と同様に受信されて、メモリ
３に読み込まれたデータは、第３図の右側のよう
な形をしているので、群管理演算に使う前に、左
側のような形に変換される。

このようにして、メモリ３から受け取つた１バ
イトのデータを直列に変換して各台制御装置８へ
送信し、また、各台制御装置８から受け取つた８
ビツトの直列データを並列に変換するため、群管
理装置１の管理するかごの台数分の伝送装置４〜
６が必要である。また、第３図に示すような群管
理演算の特質から来るデータ構造の変換をしなけ
ればならない。

この発明は上記欠点を改良するもので、各台ご
とに専用の伝送装置を必要とせず、しかもデータ
の構造変換が自動的にされるようにしたエレベー
タの信号伝送装置を提供することを目的とする。

以下、第４図及び第５図によりこの発明の一実
施例を説明する。

第４図中、１５，１６は端子DI₀〜DI₇から取り
込まれたバイトデータを取り込まれた順に端子
DO₀〜DO₇から取り出すことができ、一般に先入
れ先出しメモリ（FIFOメモリ）と呼ばれる伝送
バツフアで、この実施例では少なくとも11バイト
データを記憶することができるものとする。１７
は送受信のためのタイミングを発生するタイミン
グ発生器である。他は第１図と同様である。

第５図中、WRはCPU２から伝送バツフア１６
にデータを書き込むための信号、RDは伝送バツ
フア１５に記憶されたデータをCPU２に取り込
むための信号、TC，RCはそれぞれ送信及び受信
のビツト制御を行うための信号で、パルス間隔は
直列データ信号の１ビツトデータ幅に等しい。ま
た、信号RCのパルスは信号TCのパルスのちよう
ど中間の位置に発生する。CTは各台制御装置８
から群管理装置１への送信のタイミングを与える
ための信号である。

次に、この実施例の動作を説明する。

今、群管理の演算が終了して、その演算結果の
データを各台制御装置８へ送信するものとする。

まず、CPU２は＃OO（16進データ）を信号
WRの第１番目のパルスで伝送バツフア１６に書
き込み、次いで、メモリ３に記憶された第３図左
側に示すデータを、アドレスｎ番地から順番に
（ｎ＋７）番地まで取り出し、信号WRの第２番
目から第９番目のパルスで伝送バツフア１６に書
き込む。続いて第10番目のパルスでアドレスｎ番
地から（ｎ＋７）番地までのデータの排他的論理
和をビツトごとに１バイトのデータ（パリテイ）
を伝送バツフア１６に書き込む。最後に第11番目
のパルスで＃FF（ビツト全部が「１」）を書き込
む。このようにして書き込まれた11バイトのデー
タは、次にタイミング発生器１７から発せられる
信号TCにより、第５図の信号TD０〜TD７に示
すように送り出される。すなわち、第２図に示し
たものと全く同じ形で送信されることになる。

このようにして、メモリ３に記憶されている演
算結果のデータをそのまま書けばよいことにな
り、従来のようなデータの構造変換は不要であ
る。

次に、受信の場合は、各台制御装置８にある伝
送装置９は信号CTが「Ｈ」になることにより、
送信を開始することになつている。そのため、各
台制御装置８から送られて来る信号RD₀〜RD₇
（図示しない）は、信号TD₀〜TD₇と同じように
全台数分のデータがそろつて伝送バツフア１５の
端子DI₀〜DI₇に到着することになる。したがつ
て、タイミング発生器１７から発生される信号
RCで伝送バツフア１５に取り込むようにすれ
ば、直列で送られて来る信号は、ビツトのちよう
ど中間で伝送バツフア１５に取り込まれることに
なり、第１図の受信で説明したものと同様な受信
が行われる。

このようにして、伝送バツフア１５に取り込ま
れたデータは、CPU２から発せられる読込み信
号RDにより、メモリ３に取り込まれるが、その
データの構造は第３図の左側になつており、送信
の場合と同様、構造の変換をする必要はなく、そ
のままの形で群管理の演算に使うことができる。

以上述べたとおり、この発明は各台制御装置８
からの第１の端子DI₀〜DI₇で受け、この第１の端
子の配列を１バイトを構成するビツトに対応させ
て第１の伝送バツフア１５に記憶するようにした
ので、このときの信号は既に各ビツトが各エレベ
ータに対応するものになつている。つまり、この
出願に係る第３図左側に示す状態になつている。
それ以後の第２の記憶装置３及び第２の伝送バツ
フア１６においても同様に第３図左側のイメージ
になつている。

しかし、第２の端子DO₀〜DO₇から直列伝送さ
れるとき、この第２の端子はビツトに対応してい
るので、各台制御装置８へは、同じ位置のビツト
信号がそれぞれ伝送される。つまり他のエレベー
タの信号が混在して送られることはないもので、
各台制御装置における演算処理が容易となる。

また、各台制御装置と群管理装置との間の信号
の送受に伴つて信号の配置構造が変換されるの
で、データの構造変換のための処理演算は不要と
なり、計算機で処理する能力が向上するという効
果がある。

【図面の簡単な説明】

第１図は従来のエレベータの信号伝送装置を示
すブロツク図、第２図は第１図の動作説明図、第
３図は第１図の記憶装置の記憶データ構造図、第
４図はこの発明によるエレベータの信号伝送装置
の一実施例を示すブロツク図で第１図相当図、第
５図は第４図の動作説明図で第２図相当図であ
る。 １……群管理装置、２……中央処理装置、３…
…記憶装置、８……各台制御装置、９……伝送装
置、１０……中央処理装置、１１……記憶装置、
１５，１６……伝送バツフア、１７……タイミン
グ発生器、なお、図中同一部分は同一符号により
示す。

Claims (1)

1. 【特許請求の範囲】 １ 一群として管理される複数のエレベータごと
   に設けられた各台制御装置と、上記エレベータに
   共通に設けられ上記エレベータを群管理する群管
   理装置との間で信号の伝送を行うものにおいて、 上記各台制御装置に設けられ制御信号をビツト
   に対応させて１バイトを単位として記憶する第１
   の記憶手段、タイミング信号に同期して上記１バ
   イト信号を直列信号に変換して上記群管理装置へ
   向けて出力する伝送手段、上記群管理装置に上記
   エレベータに対応して複数設けられ上記伝送手段
   からの上記直列信号を受信する複数の第１の端
   子、各ビツトがそれぞれこの第１の端子に対応し
   上記タイミング信号に同期して上記第１の端子の
   それぞれから信号を取り込み１バイトを単位とし
   て記憶する第１の伝送バツフア、この第１の伝送
   バツフアが上記第１の端子それぞれから取り込ん
   だ信号に基づいて群管理演算し結果を上記エレベ
   ータに対応させてビツトごとに格納し１バイトを
   単位として記憶する第２の記憶装置、この第２の
   記憶装置から上記１バイト単位で信号を受けとり
   上記タイミング信号に同期して上記１バイトごと
   に出力する第２の伝送バツフア、この第２の伝送
   バツフアから出力される上記１バイト信号の各ビ
   ツトに対応して複数設けられそれぞれ対応する上
   記各台制御装置へ向けて分散伝送する第２の端子
   からなるエレベータの信号伝送装置。