JPS6148991A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6148991A JPS6148991A JP17089484A JP17089484A JPS6148991A JP S6148991 A JPS6148991 A JP S6148991A JP 17089484 A JP17089484 A JP 17089484A JP 17089484 A JP17089484 A JP 17089484A JP S6148991 A JPS6148991 A JP S6148991A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- wiring pattern
- hybrid integrated
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は絶縁基板上に抵抗、コンデンサなどの受動素子
を膜技術により形成し、更にＩＣなどの受動素子を上記
基板に取付は各素子間を導体配線で相互接続を行なって
形成される混成集積回路の製造方法に関する。
を膜技術により形成し、更にＩＣなどの受動素子を上記
基板に取付は各素子間を導体配線で相互接続を行なって
形成される混成集積回路の製造方法に関する。
（従来技術）
混成果ｔｆＲ回路に於いて、絶縁基板上の各素子間の接
続導体および部品接続導体は従来、導電性とポンディン
グ性を兼ね備えた金膜が多く用いられる。そして、隔周
波で使用される様なより良好な導体パターンを峻する混
成集積回路では、金導体配線パターンの上に更に金メッ
キを数ミクロン厚みに施したり、あるいは金導体配線の
必要部分にデツピング等により半田を被着せしめて、導
体抵抗を低減していた。
続導体および部品接続導体は従来、導電性とポンディン
グ性を兼ね備えた金膜が多く用いられる。そして、隔周
波で使用される様なより良好な導体パターンを峻する混
成集積回路では、金導体配線パターンの上に更に金メッ
キを数ミクロン厚みに施したり、あるいは金導体配線の
必要部分にデツピング等により半田を被着せしめて、導
体抵抗を低減していた。
しかしながら、前者に於いては金は勿論貴金属であり、
金メッキからなる膜楕成はコスト高にならざるを得なか
った。一方、後者の半田被着方法に於いては、半田の溶
融製置からＩＣ搭載時のマウント条件やワイヤーポンデ
ィング時の作業製置が低温度に制限され、高信頼度の組
立条件を得られにくかづた。
金メッキからなる膜楕成はコスト高にならざるを得なか
った。一方、後者の半田被着方法に於いては、半田の溶
融製置からＩＣ搭載時のマウント条件やワイヤーポンデ
ィング時の作業製置が低温度に制限され、高信頼度の組
立条件を得られにくかづた。
（発明の目的）
不発明の目的は良導電性とポンディング等の艮組立条件
を満足できる導体配線を安価に製造することを含む混成
集積回路の製造方法を提供するにある。
を満足できる導体配線を安価に製造することを含む混成
集積回路の製造方法を提供するにある。
（発明の構成）
本発明の混成集積回路のＩ！遣方法は、ポンディング性
を有した金膜と、導体抵抗損失を低減せしめるために、
金膜上に低温硬化屋の銀ペーストを印刷して焼成する事
を特徴とする。
を有した金膜と、導体抵抗損失を低減せしめるために、
金膜上に低温硬化屋の銀ペーストを印刷して焼成する事
を特徴とする。
（実施例）
以下、図面を参照して、本発明の実施例について説明す
る。
る。
第１図〜第４図は不発明を説明するための工程順の仕掛
基板の断面図でめる。まず＠１図の様にセラミックの絶
縁基板１の上に密着力強化のだめの下地膜としてのチタ
ン膜を約２００ ｏｆ厚にスパッタリング法により形成
し、次いでその上に金膜を約３０００１厚に同様のスパ
ッタリング法により形成した。この様に多鳩に重ねられ
た、佐＝ａに対し、象知のホトレジスト技術を用いて、
ヨウ素とヨウ化カリウムの水浴液で金膜をエツチングし
、続いて希硫酸のエツチング液でチタンをエツチング形
成し、第２図に示す配線ノくターンの状態とする。次に
前記のホトレジスト膜を剥離した後ポンディングされる
部分と、外部接続／＜ターンを除いた導体抵抗を低減す
る必要のある配線ノくターンに於いて、アサヒ化学研究
所製の銀ペーストＬＳ−５００をスクリーン印刷法によ
り約５０〜１００μｍ厚に印刷して３００℃で２０分間
焼成し、第３図の状態とする。この後、ポンディング部
分と外部接続端子部を除いた部分に従来のスクリーン印
刷法により絶縁樹脂でオーバコーティングし第４図を得
る。
基板の断面図でめる。まず＠１図の様にセラミックの絶
縁基板１の上に密着力強化のだめの下地膜としてのチタ
ン膜を約２００ ｏｆ厚にスパッタリング法により形成
し、次いでその上に金膜を約３０００１厚に同様のスパ
ッタリング法により形成した。この様に多鳩に重ねられ
た、佐＝ａに対し、象知のホトレジスト技術を用いて、
ヨウ素とヨウ化カリウムの水浴液で金膜をエツチングし
、続いて希硫酸のエツチング液でチタンをエツチング形
成し、第２図に示す配線ノくターンの状態とする。次に
前記のホトレジスト膜を剥離した後ポンディングされる
部分と、外部接続／＜ターンを除いた導体抵抗を低減す
る必要のある配線ノくターンに於いて、アサヒ化学研究
所製の銀ペーストＬＳ−５００をスクリーン印刷法によ
り約５０〜１００μｍ厚に印刷して３００℃で２０分間
焼成し、第３図の状態とする。この後、ポンディング部
分と外部接続端子部を除いた部分に従来のスクリーン印
刷法により絶縁樹脂でオーバコーティングし第４図を得
る。
（効果）
しかるべくして得られた導体配線ノくターンに於いては
良導体配線パターンとＩＣ搭載時のワイヤーポンデンデ
ィング組立作業時何ら温度条件に制限される事のない導
体構成の性質を兼ね備えた導体配線パターンが高価な金
を最小限に使用する事で安価に形成できる。
良導体配線パターンとＩＣ搭載時のワイヤーポンデンデ
ィング組立作業時何ら温度条件に制限される事のない導
体構成の性質を兼ね備えた導体配線パターンが高価な金
を最小限に使用する事で安価に形成できる。
第１図〜第４図は本発明に係る導体配線の形成を説明す
るための断面図である。 １・・・・・・絶縁基板、２・・・・・・チタン下、地
膜、３・・・・・・金膜、４・・・・・・銀印刷膜、５
・・・・・・オーバーコーチイブ絶縁樹脂、６・・・・
・・良導体を兼ね備えたポンディング可能な配線パター
ン、７・・・・・・圧着可能な外部接続パターン。 ｖ１図 冥Ｚ図 第４凶
るための断面図である。 １・・・・・・絶縁基板、２・・・・・・チタン下、地
膜、３・・・・・・金膜、４・・・・・・銀印刷膜、５
・・・・・・オーバーコーチイブ絶縁樹脂、６・・・・
・・良導体を兼ね備えたポンディング可能な配線パター
ン、７・・・・・・圧着可能な外部接続パターン。 ｖ１図 冥Ｚ図 第４凶
Claims (1)
- 絶縁基板上Ｔｉなどの密着性強化のための下地膜を形
成する工程と、前記下地膜の上に金膜を形成する工程と
、前記多層に重ねられた金属膜をエッチングなどにより
所定の配線パターンに形成する工程と、次に前記配線パ
ターンのうち、ポンディングされる部分と、外部端子と
接続される部分を除いた配線パターンに銀ペーストを印
刷する工程とを有することを特徴とする混成集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089484A JPS6148991A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17089484A JPS6148991A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148991A true JPS6148991A (ja) | 1986-03-10 |
Family
ID=15913288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17089484A Pending JPS6148991A (ja) | 1984-08-16 | 1984-08-16 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148991A (ja) |
-
1984
- 1984-08-16 JP JP17089484A patent/JPS6148991A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472762A (en) | Electronic circuit interconnection system | |
| EP0052920A2 (en) | Electronic circuit interconnection system | |
| US4546406A (en) | Electronic circuit interconnection system | |
| JP2001267376A (ja) | Ｆｐｃの製造方法及び表示装置 | |
| JPS6148991A (ja) | 混成集積回路の製造方法 | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JP2717198B2 (ja) | プリント配線板におけるバンプの形成方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JPS6148993A (ja) | 混成集積回路の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH10315520A (ja) | サーマルヘッド及びサーマルヘッドの製造方法 | |
| JPS6148992A (ja) | 混成集積回路の製造方法 | |
| JPH069293B2 (ja) | 印刷配線板の製法 | |
| JPS61256688A (ja) | 回路基板の製造方法 | |
| JPH0653625A (ja) | セラミック回路基板 | |
| JP3294721B2 (ja) | 半導体装置の製造方法及びバンプの製造方法 | |
| JPH0466384B2 (ja) | ||
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| JPH05235196A (ja) | 焼成配線基板の製造方法 | |
| JPS624854B2 (ja) | ||
| JPH0691310B2 (ja) | 配線基板の製造方法 | |
| JPS63288795A (ja) | Ｉｃカ−ドの製造方法 | |
| JPH1012987A (ja) | ２層配線基板 | |
| JPS6191994A (ja) | 電子回路装置 | |
| JPS6086890A (ja) | 電子回路の製造方法 |