JPS6146548A - System change control system - Google Patents
System change control systemInfo
- Publication number
- JPS6146548A JPS6146548A JP59168639A JP16863984A JPS6146548A JP S6146548 A JPS6146548 A JP S6146548A JP 59168639 A JP59168639 A JP 59168639A JP 16863984 A JP16863984 A JP 16863984A JP S6146548 A JPS6146548 A JP S6146548A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- circuits
- flop
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、二重化冗長構成を有するシステムにおいて、
系を切替える系変更制御方式に関する。Detailed Description of the Invention (Industrial Application Field) The present invention provides a system having a duplex redundant configuration.
This invention relates to a system change control method for switching systems.
（従来の技術）
従来、二重化された回路ならびに装置において系の切替
えは、系の接続を規定するルートフリップフロッグを備
えていて一重化された系制御回路を設置し、そのルート
フリップフロックをセット／リセットすることにより行
っていた。(Prior Art) Conventionally, system switching in duplexed circuits and devices involves installing a single system control circuit equipped with a route flip-flop that defines system connections, and setting/setting the route flip-flop. It was done by resetting.
（発明か解決しようとする問題点）
そのため、システムを有効に利用する目的で、現用して
ない他系をプログラムのデバッグに使用するとプログラ
ムのバクやコーディングミスのために系制御回路に誤っ
てアクセスされ、現用系に悪影響を与える危険性があっ
た。また、このような危険性を防止するために系を固定
して使用すると、現用系において緊急に切替える必要性
が生じた場合には、直ちに切替えることかできないとい
り欠点かあった。(Problem to be solved by the invention) Therefore, if you use another system that is not currently in use to debug a program in order to make effective use of the system, the system control circuit may be accessed incorrectly due to bugs in the program or coding mistakes. There was a risk that it would have a negative impact on the current system. Furthermore, if the system is used in a fixed manner to prevent such a risk, there is a drawback in that if there is an urgent need to switch over the current system, it cannot be done immediately.
本発明の目的は、二重化された回路群のうちで他装置お
よび他システムとのインターフェースを備えた二重化回
路にそれぞれルート変更禁止フリップフロップを設け、
現用側に対応して変更禁止フリップフロック上セツトす
ると、他系より系変更制御回路へのアクセスが禁止され
るようにして上記欠点を除去し、現用系に影響を与える
ことなく、他系を他の用途に使用′ｒ：ｓると共に、任
意の系を現用系として設定でき、さらに現用系なｎ時変
更することが司能な系変更制御方式を提供することにあ
る。An object of the present invention is to provide a route change prohibition flip-flop in each duplex circuit provided with an interface with other devices and other systems among a group of duplex circuits,
By setting a change prohibition flip-flock on the active side, access to the system change control circuit from other systems is prohibited, eliminating the above drawback, and allowing other systems to be switched to other systems without affecting the active system. It is an object of the present invention to provide a system change control system which can be used for applications such as 'r:s', can set any system as the active system, and can also change the active system at n times.
（問題点をＩ＋＋４決するための手段）本発明による系
変更制御方式は、複数の二重化回路と、一重化系制御回
路と全具備したものである。(Means for resolving the problem I++4) The system change control system according to the present invention is completely equipped with a plurality of duplex circuits and a single system control circuit.
複数の二重化回路は、それぞれ他装＠ならびに他システ
ムとのインターフェースを有するト共に、現用側回路な
らびに予備側回路にそれぞれルート変更禁止フリップフ
ロップを備えたものである。Each of the plurality of duplex circuits has an interface with other devices and other systems, and each of the active side circuit and the protection side circuit is provided with a route change inhibiting flip-flop.
一重化系制御回路は、複数の二重化回路の間を接続する
ための規定な定義するため、ルートフリップフロップを
備えたものである。The duplex control circuit is equipped with a root flip-flop to define a standard connection between a plurality of duplex circuits.
本発明は上記構成において、現用側回路のルート変更禁
止フリックフロップをセットした時には予備側回路から
一重化系制佃１回路へのアクセスが禁止されるように構
成したものである。In the present invention, in the above configuration, when the route change inhibiting flip-flop of the active circuit is set, access from the protection circuit to the single-system control circuit 1 is prohibited.
次に、図面を参照して本発明の詳細な説明する。Next, the present invention will be described in detail with reference to the drawings.
第１図は、本発明による系変更制御方式を実現するだめ
の実施例を示すブロック図でおる。第１図において、１
，２．ろはそれぞれ二重化された回路、１０，２０．３
０はそれぞれ二重化回路のθ系側、１１．２１．３１は
それぞれ二重化回路の１系側、４は各回路間の接続を規
定するフリップフロップから構成される一重化された系
制御回路、１１０，１１１はそれぞれ系変更禁止フリッ
プフロック、４１０，４１１，４２０，４２１はそれぞ
れ系制御フリップフロックを示す。系制４ｕ＋フリップ
フロップ４１０，４１１，４２０゜４２１の内部の−Ｑ
＃、 ６るいは％ＩＪの表示はそれぞれリセット、あ
るいはセットされていることを示す。５ｈ本装置と他装
置とのインターフェース信号線、５０．５１はそれぞれ
インターフェース信号線の０系側ならひに１系側、１０
００゜１００１．１１００．１１０１．１１１０゜１１
１１．１２００．１２０１ １２１０゜１２１１はそれ
ぞれ回路１０．１１，２０，２１゜３０．３１．および
系制御回路４との間の相互接続を示すゲートであり、「
○」は接続状態、「×」は切断状態をそれぞれ示す。FIG. 1 is a block diagram showing an embodiment of the system change control method according to the present invention. In Figure 1, 1
,2. ro is a duplicated circuit, respectively, 10, 20.3
0 is the θ system side of the duplex circuit, 11.21.31 is the 1 system side of the duplex circuit, 4 is a single system control circuit composed of flip-flops that define connections between each circuit, 110, Reference numeral 111 indicates a system change inhibition flip-flop, and reference numerals 410, 411, 420, and 421 indicate system control flip-flops. System 4u + -Q inside flip-flops 410, 411, 420° 421
The display of #, 6 or %IJ indicates that it has been reset or set, respectively. 5h The interface signal line between this device and other devices, 50.51 is the 0 system side of the interface signal line, the 1 system side is 10
00°1001.1100.1101.1110°11
11.1200.1201 1210°1211 are the circuits 10.11, 20, 21°30.31. and the system control circuit 4.
"○" indicates a connected state, and "x" indicates a disconnected state.
次に、第１図に従って合本実施例の動作を説明する。Next, the operation of the combined embodiment will be explained with reference to FIG.
いま、回路１０．２１．３０を現用系として使用し、回
路１１，２０．３１を予備系とする。この状態は系制御
回路４により規定され、その内部フリップフロップ１４
１０．１４２０がそれぞれ％ｌ＃にセットされ、フリッ
プフロップ１４１１゜１４２１がそれぞれ％ＯＮにリセ
ットされている。Now, circuits 10, 21, and 30 are used as active systems, and circuits 11 and 20.31 are used as backup systems. This state is defined by the system control circuit 4, and its internal flip-flop 14
10.1420 are each set to %l#, and flip-flops 1411 and 1421 are each reset to %ON.
このとき、他の装置とのインターフェースをｉする回路
１のうち、現用系として使用されている回路１０の内部
に設定されたフリップフロップ１１０ｄ＆％１〃にセッ
トされる。一方、フリップフロップ１１０はゲー）１０
００に対応し、フリップフロップ１１１ハゲ−）１００
１に対応しているこ。At this time, it is set in the flip-flop 110d&%1, which is set inside the circuit 10 that is used as the active system among the circuits 1 that interface with other devices. On the other hand, the flip-flop 110 is game) 10
Corresponds to 00, flip-flop 111 bald-) 100
This corresponds to 1.
ので、ゲー）１００１か閉じて回路１１系制御回路４か
ら切断される。そこで、予備回路１１から系制御回路４
へのアクセスが禁止され、系変更を行うことができなく
なる。なお、現用回路１０から系制御回路４へのアクセ
スは禁止されてないので、現用側では常時系変更を行う
ことができる。Therefore, the circuit 1001 is closed and disconnected from the circuit 11 system control circuit 4. Therefore, from the backup circuit 11 to the system control circuit 4
Access to the system will be prohibited and system changes will no longer be possible. Note that since access from the current circuit 10 to the system control circuit 4 is not prohibited, system changes can be made on the current side.
以上説明したように、現用側は常時系変更を行うことが
できるが、予備側は系変更が禁止されるので、現用側に
影響を与えることなく予備側をプログラムのデバッグ等
、他の用途に使用することができる。本実施例では回路
１，２．ろのうち、それぞれ１０，２０．３０を現用系
としたが、回路１，２．２５のそれぞれで二重化系のど
ちら側を現用系としても効果はまったく同様である。ま
た、二重化回路が３個以上の場合にも効果は同様でおる
ことはいうまでもない。As explained above, the active side can always change the system, but the standby side is prohibited from changing the system, so the standby side can be used for other purposes such as program debugging without affecting the active side. can be used. In this embodiment, circuits 1, 2. Of these, circuits 10 and 20.30 were used as the active system, respectively, but the effect is exactly the same regardless of which side of the redundant system is used as the active system in each of circuits 1 and 2.25. Furthermore, it goes without saying that the same effect can be achieved even when there are three or more duplex circuits.
（発明の効果）
本発明は以上説明したように、二重化された回路群のう
ちで他の装置とのインターフェースを有する複数の二重
化回路にそれぞれルート変更禁止フリックフロップを設
け、現用系側のフリップフロップをセットした時には予
備側から一重化された系制御回路へのアクセスを禁止さ
せることによシ、予備側から誤まってアクセスしても現
用系に影響を与えず、現用系は常時、必要に応じて系の
変更ができ、予備側をプログラムのデバッグ等、池の用
途に安心して使用できるという効果かある。(Effects of the Invention) As explained above, the present invention provides route change inhibiting flip-flops for each of a plurality of duplex circuits having interfaces with other devices among a group of duplex circuits, and When set, access to the unified system control circuit from the standby side is prohibited, so even if the standby side accidentally accesses it, it will not affect the active system, and the active system will always be able to access the system as needed. The system can be changed accordingly, and the spare side can be used safely for program debugging and other purposes.
第１図は、本発明による系変更制御方式を実現するだめ
の一実施例金示すブロック図である０１〜３・・・二重
化回路
４・・・・・系制御回路
１０．２０．３０・・ψ０系側
１１．２１．３１・・嗜１系側
１１０．１１１，４１０，４１１，４２０゜４２１・・
・争・フリラグフロップ
１０００．１００１．１１００，１１０１ 。FIG. 1 is a block diagram showing one embodiment of the system change control method according to the present invention. ψ0 system side 11.21.31... 1 system side 110.111, 410, 411, 420゜421...
・Conflict・Free lag flop 1000.1001.1100,1101.
Claims (1)
ースを有すると共に、現用側回路ならびに予備側回路に
それぞれルート変更禁止フリップフロップを備えた複数
の二重化回路と、前記複数の二重化回路の間を接続する
ための規定を定義するルートフリップフロップを備えた
一重化系制御回路とを具備し、前記現用側回路のルート
変更禁止フリップフロップをセットした時には前記予備
側回路から前記一重化系制御回路へのアクセスが禁止さ
れるように構成した系変更制御方式。A plurality of duplex circuits, each of which has an interface with other devices and other systems, and each of which has a route change inhibiting flip-flop in the active circuit and the backup circuit, and provisions for connecting between the plurality of duplex circuits. and a singlex system control circuit equipped with a route flip-flop that defines a root flip-flop, and when the route change prohibition flip-flop of the active side circuit is set, access from the protection side circuit to the singlex system control circuit is prohibited. A system change control method configured to
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168639A JPS6146548A (en) | 1984-08-10 | 1984-08-10 | System change control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168639A JPS6146548A (en) | 1984-08-10 | 1984-08-10 | System change control system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146548A true JPS6146548A (en) | 1986-03-06 |
Family
ID=15871766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168639A Pending JPS6146548A (en) | 1984-08-10 | 1984-08-10 | System change control system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146548A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123050A (en) * | 1980-03-03 | 1981-09-26 | Hitachi Ltd | File replacing system |
| JPS59106056A (en) * | 1982-12-07 | 1984-06-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Failsafe type data processing system |
-
1984
- 1984-08-10 JP JP59168639A patent/JPS6146548A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56123050A (en) * | 1980-03-03 | 1981-09-26 | Hitachi Ltd | File replacing system |
| JPS59106056A (en) * | 1982-12-07 | 1984-06-19 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Failsafe type data processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146548A (en) | System change control system | |
| EP0265366A2 (en) | An independent backup mode transfer method and mechanism for digital control computers | |
| JPS6315625B2 (en) | ||
| JPS6232739A (en) | Switching control system | |
| JPS62216063A (en) | Switching method for common bus line | |
| JPS605029B2 (en) | Operation management device for multiple computer systems | |
| JP2001119851A (en) | Protective relay system and method of setting pause therefor end | |
| JPH0380303A (en) | Duplexing device | |
| CN116931474A (en) | Real-time fault diagnosis and protection method for EMIF parallel bus | |
| JPS628832B2 (en) | ||
| JPH0751609Y2 (en) | Failure information storage circuit of programmable controller | |
| JPS61134846A (en) | Electronic computer system | |
| JPS61239318A (en) | System for transmitting signal indicating abnormality of power source | |
| JPS6271366A (en) | System for changing over duplex and simplex digital highway | |
| JPH04137144A (en) | Data processor | |
| JPH01185736A (en) | Microcomputer developing device | |
| JPH0512189A (en) | Information processing system | |
| JPS5825286B2 (en) | input/output device | |
| JPS62141930A (en) | System stabilizer | |
| JPH01284947A (en) | Duplex bus switching method | |
| JPH047766A (en) | Fault route canceling system | |
| JPH0290835A (en) | System for setting line | |
| JPS63125032A (en) | Data bus repeating installation | |
| JPS61218293A (en) | Detecting system for writing memory abnormality | |
| JPS5990150A (en) | Double structure method of input and output device |