JPH04137144A - Data processor - Google Patents
Data processorInfo
- Publication number
- JPH04137144A JPH04137144A JP2259802A JP25980290A JPH04137144A JP H04137144 A JPH04137144 A JP H04137144A JP 2259802 A JP2259802 A JP 2259802A JP 25980290 A JP25980290 A JP 25980290A JP H04137144 A JPH04137144 A JP H04137144A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- output
- bus
- bus interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、二重化装置に利用する。特に、入出力制御装
置を障害時に切り離し、入出力装置へアクセスする手段
に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is applied to a duplex device. In particular, the present invention relates to means for disconnecting an input/output control device in the event of a failure and accessing the input/output device.
本発明は、中央制御装置、主記憶装置および入出力制御
バスインタフェース装置が二重化されたデータ処理装置
において、
障害が発生した入出力制御バスインタフェース装置を切
り離して健全な入出力制御バスインタフェース装置を経
由して入出力装置にアクセスさせることににより、
システム信頼性を向上することができるようにしたもの
である。The present invention provides a method for disconnecting a failed input/output control bus interface device and connecting it to a healthy input/output control bus interface device in a data processing device in which a central control unit, a main storage device, and an input/output control bus interface device are duplicated. This system improves system reliability by allowing users to access input/output devices.
従来から入出力制御装置の二重化方式は存在したが、障
害の生じた入出力制御装置にアクセスする方法は存在し
なかった上、両系の異なる入出力装置が障害になったと
きでも機能を減じることなく動作不可能とする方法は存
在しなかった。Duplication systems for input/output control devices have existed in the past, but there was no way to access a failed input/output control device, and even if different input/output devices in both systems failed, their functionality would be reduced. There was no way to make it inoperable without it.
このように従来例では、両系の異なる入出力制御装置が
障害になったときにも機能を減じることなく運用を行え
る方法は存在しなかったので、高信頼性を要求されるシ
ステムの信頼住を減じる原因となっていた。In this way, in the conventional example, there was no method that could operate without reducing functionality even when different input/output control devices in both systems failed, so it was difficult to maintain reliable operation in a system that required high reliability. It was causing a decrease in
本発明は、このような従来の問題点に着目してなされた
もので、システムの高信頼性を維持することができるデ
ータ処理装置を提供することを目的とする。The present invention has been made in view of these conventional problems, and it is an object of the present invention to provide a data processing device that can maintain high reliability of the system.
本発明は、２つのバスのそれぞれに中央制御装置、主記
憶装置および入出力制御バスインタフェース装置が接続
され、この入出力制御バスインタフェース装置の相互が
クロスバスで接続され、複数個の入出力装置のそれぞれ
はこの入出力装置に対応する入出力バスに接続され、上
言己入出力制御バスインタフェース装置のそれぞれに接
続された入出力制御バスとこの入出力バスとの間に入出
力制御装置が挿入されたデータ処理装置において、上記
入出力制御バスイイタフェース装置は、上記入出力制御
装置のひとつを切り離す指示回路および上記入出力制御
装置の障害状態を検出してこの指示回路を動作させる制
御回路を備えたことを特徴とする。In the present invention, a central control unit, a main memory, and an input/output control bus interface device are connected to each of two buses, and the input/output control bus interface devices are connected to each other by a cross bus, and a plurality of input/output devices are connected to each other. are connected to the input/output bus corresponding to this input/output device, and an input/output control device is connected between the input/output control bus connected to each of the input/output control bus interface devices and this input/output bus. In the inserted data processing device, the input/output control bus interface device includes an instruction circuit for disconnecting one of the input/output control devices, and a control circuit for detecting a failure state of the input/output control device and operating the instruction circuit. It is characterized by having the following.
また、上記中央制御装置は、上記入出力制御装置のひと
つが切り離された状態でこの入出力制御装置に接続され
た入出力装置にアクセスするときに、上記クロスバスお
よびこの切り離された入出力制御装置と入出力バスで接
続された入出力制御装置を経由する経路を設定する経路
設定手段を備えることが望ましい。In addition, when one of the input/output control devices is disconnected and the central control device accesses an input/output device connected to this input/output control device, the central control device controls the cross bus and this disconnected input/output control device. It is desirable to include a route setting means for setting a route via an input/output control device connected to the device via an input/output bus.
入出力装置が接続された入出力バスの一方に接続された
入出力制御装置に障害が発生すると、このバスの他方に
接続された入出力制御装置と、この入出力制御装置が接
続された入出力制御バスと、この入出力制御バスに接続
された入出力制御バスインタフェース装置と、ＢＩＵク
ロスバスと、他方の入出力制御バスインタフェース装置
と、この他方の入出力制御バスインタフェース装置の接
続されたバスとを経由して障害系に接続されていた入出
力装置に対して障害系に接続されている中央制御装置の
アクセスを可能にする。If an I/O controller connected to one side of the I/O bus to which the I/O device is connected fails, the I/O controller connected to the other side of this bus and the I/O controller to which this I/O controller is connected fail. An output control bus, an input/output control bus interface device connected to this input/output control bus, a BIU cross bus, another input/output control bus interface device, and an input/output control bus interface device connected to this other input/output control bus interface device. To enable a central control unit connected to a faulty system to access input/output devices connected to the faulty system via a bus.
以下、本発明の一実施例について図面を参照して説明す
る。第１図はこの実施例のブロック図である。０系の中
央制御装置１０は、バス７０で主記憶装！２０と入出力
制御バスインタフェース装置３０とに接続され、１系も
同様に、中央制御装置１１が、バス７１で主記憶装置２
１と入出力制御バスインタフェース装置３１とに接続さ
れている。入出力制御バスインタフェース装置３０と入
出力制御バスインタフェース装置３１との間はＢＩＵク
ロスバス２００テ接続されている。０系の３個の入出力
制御装置４０．５０および６０が入出力制御バスインタ
フェース装置３０と入出力制御バス７０で接続され、１
系も同様に、３個の入出力制御装置４１．５１および６
１が入出力制御バスインタフェース装置３１とバス７１
で接続されている。３個の入出力装置１１０．１２０お
よび１３０のそれぞれが入出力バス１４０．１５０およ
び１６０でそれぞれ入出力制御装置４０と入出力制御装
置４１とに、入出力制御装置５０と入出力制御装置５１
とに、入出力制御装置６０と入出力制御装置６１とに接
続されている。入出力制御バスインタフェース装置３０
からＯ系の３個の入出力制御装置４０．５０および６０
のそれぞれに切離信号線８０．９０および１００が接続
され、同様に１系の入出力制御バスインタフェース装置
３１から１系の３個の入出力制御装置４１．５１および
６１のそれぞれに切離信号線８１．９１および１０１が
接続されている。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of this embodiment. The central control unit 10 of the 0 system is the main memory unit via the bus 70! 20 and the input/output control bus interface device 30, and similarly in the 1st system, the central control device 11 connects to the main storage device 2 via the bus 71.
1 and an input/output control bus interface device 31. The input/output control bus interface device 30 and the input/output control bus interface device 31 are connected via a BIU cross bus 200. Three input/output control devices 40, 50 and 60 of the 0 system are connected to the input/output control bus interface device 30 by the input/output control bus 70,
Similarly, the system has three input/output control devices 41, 51 and 6.
1 is the input/output control bus interface device 31 and bus 71
connected with. Three input/output devices 110, 120 and 130 are connected to input/output control device 40 and input/output control device 41 via input/output buses 140, 150 and 160, respectively, and to input/output control device 50 and input/output control device 51, respectively.
In addition, it is connected to an input/output control device 60 and an input/output control device 61. Input/output control bus interface device 30
- O system three input/output control devices 40, 50 and 60
Disconnection signal lines 80, 90 and 100 are connected to each of the input/output control bus interface device 31 of the 1st system to each of the three input/output control devices 41, 51 and 61 of the 1st system. Lines 81, 91 and 101 are connected.
すなわち、この実施例は、第１図に示すように、２つの
バスのそれぞれに中央制御装置１０および１１と、主記
憶装置２０および２１と入出力制御バスインタフェース
装置３０および３１とが接続され、この入出力制御バス
インタフェース装置３０および３１の相互がＢＩＵクロ
スバス２００で接続され、入出力装置１１０．１２０お
よび１３０のそれぞれはこの入出力装置１１０．１２０
および１３０に対応する入出力バス１４０．１５０およ
び１６０に接続され、入出力制御バスインタフェース装
置３０および３１のそれぞれに接続された入出力制御バ
ス１７０および１７１とこの入出力バス１４０．１５０
および１６０との間に入出力制御装置４０．４１．５０
．５１．６０および６１が挿入され、さらに、本発明の
特徴とする手段として、入出力制御バスインタフェース
装置３０および３１は、入出力制御装置４０．４１．５
０．５１．６０および６１のひとつを切り離す指示回路
および入出力制御装置４０．４１．５０．５１．６０お
よび６１の障害状態を検出してこの指示回路を動作させ
る制御回路を備え、また中央制御装置１０および１１は
、入出力制御装置４０．４１．５０．５１．６０および
６１のひとつが切り離された状態でこの入出力制御装置
に接続された入出力装置にアクセスするときに、Ｂ工Ｕ
クロスバス２００およびこの切り離された入出力制御装
置と入出力バスで接続された入出力制御装置を経由する
経路を設定する経路設定手段を備える。That is, in this embodiment, as shown in FIG. 1, central control units 10 and 11, main storage units 20 and 21, and input/output control bus interface units 30 and 31 are connected to two buses, respectively. The input/output control bus interface devices 30 and 31 are connected to each other by a BIU cross bus 200, and each of the input/output devices 110.120 and 130 is connected to the input/output device 110.120.
and input/output control buses 170 and 171 connected to input/output buses 140, 150 and 160 corresponding to and 130 and connected to input/output control bus interface devices 30 and 31, respectively, and this input/output bus 140.150.
and input/output control device 40.41.50 between
．． 51.60 and 61 are inserted, and furthermore, as a feature of the present invention, the input/output control bus interface devices 30 and 31 are inserted into the input/output control device 40.41.5.
0.51.60 and 61 and an input/output control device 40.41.50.51.60 and 61, and a control circuit that detects a fault condition of 40.41.50.51.60 and 61 and operates this indicating circuit, and a central control When the devices 10 and 11 access the input/output device connected to one of the input/output control devices 40, 41, 50, 51, 60, and 61 in a disconnected state,
A route setting means is provided for setting a route via the cross bus 200 and the input/output control device connected to the separated input/output control device by an input/output bus.
次に、この実施例の動作を第２図ないし第４図に基づき
説明する。Next, the operation of this embodiment will be explained based on FIGS. 2 to 4.
第２図は障害の起きていない通常の運用状態を示した動
作図である。中央制御装置１０からの入出力装置１１０
へのアクセスは太線で示すようにバス７０、入出力制御
バスインタフェース装置３０、入出力制御バス１７０、
入出力制御装置４０および入出力バス１４０のルートで
なされる。FIG. 2 is an operational diagram showing a normal operating state in which no failure occurs. Input/output device 110 from central control device 10
As shown in bold lines, access to the bus 70, input/output control bus interface device 30, input/output control bus 170,
This is done by the route of the input/output control device 40 and the input/output bus 140.
いま、第３図のように入出力制御装置４０が障害になっ
たとすると、中央制御装置１０からの命令により人８力
制御バスインタフェース装置３０から切離信号線８０に
信号が出力され、入出力バス１４０上で入出力制御装置
４０が切り離される。このときに中央制御装置１０から
入出力装置１１０へのアクセス要求があった場合には、
入出力制御バスインタフェース装置３０から入出力制御
バスインタフェース装置３１へＢＩＵクロスバス２００
を介して入出力装置１１０へのアクセス要求を転送し、
入出力制御バスインタフェース装置３１から入出力制御
バス１７１と入出力制御装置４１とを介して入出力装置
１１０へのアクセスがなされる。このようにして同一入
出力装置に接続される入出力制御装置が同時に両系とも
障害とならないかぎり中央制御装置からの入出力装置へ
のアクセス手段は保証される。以上示したように中央制
御装置１０から入出力装置１１０へのアクセスを行う場
合に、入出力制御装置４０と入出力制御装置４１が同時
期に障害にならないかぎり、入出力装置１１０へのアク
セスが可能になる。Now, if the input/output control device 40 becomes a failure as shown in FIG. The input/output controller 40 is disconnected on the bus 140. If there is an access request from the central control device 10 to the input/output device 110 at this time,
BIU cross bus 200 from the input/output control bus interface device 30 to the input/output control bus interface device 31
forwarding the access request to the input/output device 110 via the
Access to the input/output device 110 is made from the input/output control bus interface device 31 via the input/output control bus 171 and the input/output control device 41. In this way, unless both input/output control devices connected to the same input/output device become a failure at the same time, access from the central control device to the input/output device is guaranteed. As shown above, when accessing the input/output device 110 from the central control device 10, unless the input/output control device 40 and the input/output control device 41 fail at the same time, access to the input/output device 110 will be disabled. It becomes possible.
本発明は、以上説明したように、入出力制御装置の障害
が発生しても中央制御装置からどの入出力装置へのアク
セスが保証されるので、高信頼性システムが実現できる
効果がある。As described above, the present invention has the effect of realizing a highly reliable system because even if a failure occurs in the input/output control device, access to any input/output device from the central control device is guaranteed.
第１図は、本発明実施例の構成を示すブロック図。
第２図は、本発明実施例の通常運転状態時の動作概念図
。
第３図は、本発明実施例の障害運転状態時の動作概念図
。
第４図は、本発明実施例の動作を示すフローチャート。
１０．１１・・・中央制御装置（ＣＰＵ）、２０．２１
・・・主記憶装置（ＭＭ） 、３０．３１・・・入出力
制御バスインタフェース装置（ＢＩＵ）、４０．４１．
５０．５１．６０．６１・・・入出力制御装置（ＩＯＣ
）、７０．７１・・・バス（ＢＵＳ）、８０．８１．９
０．９１．１００．１０１−・・切離信号線、１１０．
１２０．１３０・・・入出力装置（工０）、１４０．１
５０．１６０ ・・・人出カバｘ （ｒＯＢＵＳ）、１
７０．１７１・・・入出力制御バス（ＣＢＵＳ） 、２
００・・・ＢＩＵクロスバス（ＢＸＵＢＵＳ）。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. FIG. 2 is a conceptual diagram of the operation of the embodiment of the present invention in a normal operating state. FIG. 3 is a conceptual diagram of the operation of the embodiment of the present invention in an impaired driving state. FIG. 4 is a flowchart showing the operation of the embodiment of the present invention. 10.11... Central control unit (CPU), 20.21
. . . Main memory (MM), 30.31 . . . Input/output control bus interface unit (BIU), 40.41.
50.51.60.61...Input/output control device (IOC)
), 70.71... Bus (BUS), 80.81.9
0.91.100.101--Disconnection signal line, 110.
120.130...I/O device (engineering 0), 140.1
50.160 ... Crowd cover x (rOBUS), 1
70.171...Input/output control bus (CBUS), 2
00...BIU cross bus (BXUBUS).
Claims (1)
および入出力制御バスインタフェース装置が接続され、
この入出力制御バスインタフェース装置の相互がクロス
バスで接続され、複数個の入出力装置のそれぞれはこの
入出力装置に対応する入出力バスに接続され、上記入出
力制御バスインタフェース装置のそれぞれに接続された
入出力制御バスとこの入出力バスとの間に入出力制御装
置が挿入されたデータ処理装置において、 上記入出力制御バスインタフェース装置は、上記入出力
制御装置のひとつを切り離す指示回路および上記入出力
制御装置の障害状態を検出してこの指示回路を動作させ
る制御回路を備えた ことを特徴とするデータ処理装置。 ２、上記中央制御装置は、上記入出力制御装置のひとつ
が切り離された状態でこの入出力制御装置に接続された
入出力装置にアクセスするときに、上記クロスバスおよ
びこの切り離された入出力制御装置と入出力バスで接続
された入出力制御装置を経由する経路を設定する経路設
定手段を備えた請求項１記載のデータ処理装置。[Claims] A central control unit, a main storage device, and an input/output control bus interface device are connected to each of the first and second buses,
These input/output control bus interface devices are connected to each other by a cross bus, and each of the plurality of input/output devices is connected to an input/output bus corresponding to this input/output device, and each of the input/output control bus interface devices is connected to each other. In a data processing device in which an input/output control device is inserted between the input/output control bus and this input/output bus, the input/output control bus interface device has an instruction circuit for disconnecting one of the input/output control devices, and A data processing device comprising a control circuit that detects a failure state of an input/output control device and operates the instruction circuit. 2. When accessing an input/output device connected to one of the input/output control devices with one of the input/output control devices disconnected, the central control device controls the cross bus and this disconnected input/output control device. 2. The data processing device according to claim 1, further comprising path setting means for setting a path via an input/output control device connected to the device via an input/output bus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259802A JPH04137144A (en) | 1990-09-28 | 1990-09-28 | Data processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2259802A JPH04137144A (en) | 1990-09-28 | 1990-09-28 | Data processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137144A true JPH04137144A (en) | 1992-05-12 |
Family
ID=17339205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2259802A Pending JPH04137144A (en) | 1990-09-28 | 1990-09-28 | Data processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137144A (en) |
-
1990
- 1990-09-28 JP JP2259802A patent/JPH04137144A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59106056A (en) | Failsafe type data processing system | |
| JPH04137144A (en) | Data processor | |
| JP2774675B2 (en) | Bus controller | |
| JP2626127B2 (en) | Backup route test method | |
| JP2504836B2 (en) | Information processing system | |
| JP2946541B2 (en) | Redundant control system | |
| JPH0427239A (en) | Control method for lan connecting device | |
| JPH08202570A (en) | Duplex process controller | |
| JPH06175868A (en) | Duplex computer fault monitoring method | |
| JP3015537B2 (en) | Redundant computer system | |
| JPS6232739A (en) | Switching control system | |
| JPS6321217B2 (en) | ||
| JPH0329033A (en) | Fault tolerant processor | |
| KR100202398B1 (en) | Isdn device control system having duplication structure | |
| JP3012402B2 (en) | Information processing system | |
| JPH04101255A (en) | Bus backup mechanism | |
| JPH0553938A (en) | System for switching duplex central processing units | |
| JP3055906B2 (en) | Emergency operation method | |
| JPH0588926A (en) | Automatic switching circuit for monitor and control system | |
| JPH08314843A (en) | Computer system | |
| JPH0697989A (en) | Method and device for switching to line for processing system for duplex processor | |
| JPH05346864A (en) | Fault processing system for information processor | |
| JPS6350740B2 (en) | ||
| JPS63186351A (en) | Control system for peripheral device | |
| JPS62140155A (en) | Automatic switching circuit for data bus of device |