JPS6145784B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は入力信号の周波数を電圧値として検出
するための周波数検出回路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency detection circuit for detecting the frequency of an input signal as a voltage value.

交流的に変化する入力信号の周波数を電圧値に
変換し、入力信号周波数を測定する場合、該信号
のデユーテイが変動すると、上記電圧値が変動す
るので、正確な周波数が求めにくくなる。 When converting the frequency of an input signal that changes in an alternating current manner into a voltage value and measuring the input signal frequency, if the duty of the signal changes, the voltage value changes, making it difficult to obtain an accurate frequency.

本発明は上記の点に鑑みてなされたもので、波
形幅のデユーテイが幅広く変動する入力信号であ
つても、該信号の周波数を精度よく直流電圧に変
換でき、以つて正確な周波数検出が行なえる周波
数検出回路を提供しようとするものである。 The present invention has been made in view of the above points, and even if the input signal has a waveform width whose duty fluctuates over a wide range, the frequency of the signal can be converted into a DC voltage with high accuracy, and accurate frequency detection can be performed. The present invention aims to provide a frequency detection circuit that uses

以下図面を参照して本発明の一実施例を説明す
る。第１図は同実施例を示す回路図であるが、こ
の回路は大きく分けて、入力信号波形の幅広いデ
ユーテイに対応させるために用いられる双安定回
路としてのＲ―Ｓフリツプフロツプ１と、該フリ
ツプフロツプ１と協働し、前記入力信号の周波数
を該周波数に対応した直流電圧に変換するＦ―Ｖ
変換回路と、該回路でＦ―Ｖ変換された電圧を検
出する電圧コンパレータ３とよりなる。 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing the same embodiment, and this circuit is roughly divided into an RS flip-flop 1 as a bistable circuit used to accommodate a wide duty of input signal waveforms, and a flip-flop 1. an F-V that converts the frequency of the input signal into a DC voltage corresponding to the frequency;
It consists of a conversion circuit and a voltage comparator 3 that detects the voltage subjected to FV conversion by the circuit.

即ちフリツプフロツプ１では、NPNトランジ
スタQ₁，Q₂のエミツタを共通化して接地し、コ
レクタを共通化して定電流源（抵抗でも可）４の
一端に接続する。またNPNトランジスタQ₃，Q₄
のエミツタも共通化して接地し、コレクタを共通
化して定電流源５の一端に接続する。定電流源
４，５の他端は電源Vccの端子６に接続する。ト
ランジスタQ₁のベースは入力信号INの供給端子
７に接続し、該端子７は抵抗R₁を介して接地す
る。トランジスタQ₁，Q₂のコレクタは抵抗R₂を
介してトランジスタQ₃のベースに接続する。ト
ランジスタQ₃，Q₄のコレクタは抵抗R₃を介して
トランジスタQ₂のベースに接続する。 That is, in the flip-flop 1, the emitters of the NPN transistors Q ₁ and Q ₂ are shared and grounded, and the collectors are shared and connected to one end of a constant current source (which may also be a resistor) 4. Also, NPN transistors Q ₃ , Q ₄
The emitters are also commonly connected to ground, and the collectors are commonly connected to one end of the constant current source 5. The other ends of constant current sources 4 and 5 are connected to terminal 6 of power supply Vcc. The base of the transistor Q ₁ is connected to the supply terminal 7 of the input signal IN, which terminal 7 is grounded via a resistor R ₁ . The collectors of transistors Q ₁ and Q ₂ are connected to the base of transistor Q ₃ via resistor R ₂ . The collectors of transistors Q ₃ and Q ₄ are connected to the base of transistor Q ₂ via resistor R ₃ .

Ｆ―Ｖ変換回路２には、コンパレータ８を設
け、このコンパレータ８の非反転入力（＋端子）
はコンデンサ充電端子９に接続する。この端子９
には、コンデンサ放電制御回路となるNPNトラ
ンジスタQ₅のコレクタが抵抗R₄を介して接続さ
れる。このトランジスタQ₅のエミツタは接地
し、ベースは抵抗R₅を介しトランジスタQ₁，Q₂
のコレクタに接続する。電源端子６と接地間に
は、この間の電圧を分割する抵抗R₆，R₇，R₈を
直列接続し、この抵抗R₆，R₇間はコンパレータ
８の反転入力端子（一端子）に接続する。コンパ
レータ８の出力端はトランジスタQ₄のベースに
接続する。抵抗R₇，R₈間はPNPトランジスタQ₆
のベースに接続し、該トランジスタQ₆のコレク
タは接地し、エミツタは定電流源１０を介して電
源端子６に接続する。またトランジスタQ₆のエ
ミツタはNPNトランジスタQ₇のベースに接続
し、トランジスタQ₇のエミツタは抵抗R₉を介し
て接地する。ミラー回路１１のPNPトランジスタ
Q₈，Q₉，Q₁₀のベースどうしは共通接続し、該ト
ランジスタQ₈，Q₉，Q₁₀のエミツタは抵抗R₁₀，
R₁₁，R₁₂を介して電源端子６に接続する。トラン
ジスタQ₈のコレクタはトランジスタQ₇のコレク
タ及びトランジスタQ₁₁のベースに接続し、該ト
ランジスタQ₁₁のエミツタはトランジスタQ₈のベ
ースに接続し、コレクタは接地する。トランジス
タQ₉のコレクタはコンデンサ充電用端子９及び
定電流取込み用PNPトランジスタQ₁₂のエミツタ
に接続する。該トランジスタQ₁₂のコレクタは接
地し、ベースは抵抗R₆，R₇間に接続する。NPN
トランジスタQ₁₃のベースは抵抗R₁₃を介してトラ
ンジスタQ₃，Q₄のコレクタに接続し、エミツタ
は接地し、コレクタは定電流源１２を介して電源
端子６に接続する。またトランジスタQ₁₃のコレ
クタは、コンデンサ充電制御回路となるNPNト
ランジスタQ₁₄のベースに接続され、該トランジ
スタQ₁₄のエミツタは接地され、コレクタねトラ
ンジスタQ₁₀のコレクタ及びダイオードD₁のアノ
ードに接続される。ダイオードD₁のカソードは
コンデンサ充電用端子１３に接続される。 The F-V conversion circuit 2 is provided with a comparator 8, and the non-inverting input (+ terminal) of this comparator 8
is connected to capacitor charging terminal 9. This terminal 9
is connected to the collector of an NPN transistor _Q5 , which serves as a capacitor discharge control circuit, via a resistor _R4 . The emitter of this transistor Q ₅ is grounded, and the base is connected to transistors Q ₁ and Q ₂ via a resistor R ₅ .
Connect to the collector of Resistors R ₆ , R ₇ , and R ₈ are connected in series between the power supply terminal 6 and the ground to divide the voltage between them, and the resistors R ₆ and R ₇ are connected to the inverting input terminal (one terminal) of the comparator 8. do. The output of comparator 8 is connected to the base of transistor _Q4 . PNP transistor Q ₆ between resistors R ₇ and R ₈
The collector of the transistor Q ₆ is grounded, and the emitter is connected to the power supply terminal 6 via a constant current source 10 . Further, the emitter of transistor _Q6 is connected to the base of NPN transistor _Q7 , and the emitter of transistor _Q7 is grounded via resistor _R9 . PNP transistor of mirror circuit 11
The bases of Q ₈ , Q ₉ , and Q ₁₀ are commonly connected, and the emitters of the transistors Q ₈ , Q ₉ , and Q ₁₀ are connected to resistors R ₁₀ ,
It is connected to the power supply terminal 6 via R ₁₁ and R ₁₂ . The collector of transistor _Q8 is connected to the collector of transistor _Q7 and the base of transistor _Q11 , the emitter of transistor _Q11 is connected to the base of transistor _Q8 , and the collector is grounded. The collector of the transistor _Q9 is connected to the capacitor charging terminal 9 and the emitter of the constant current intake PNP transistor _Q12 . The collector of the transistor _Q12 is grounded, and the base is connected between resistors _R6 and _R7 . NPN
The base of the transistor Q ₁₃ is connected to the collectors of the transistors Q ₃ and Q ₄ via the resistor R ₁₃ , the emitter is grounded, and the collector is connected to the power supply terminal 6 via the constant current source 12 . Further, the collector of the transistor _Q13 is connected to the base of an NPN transistor _Q14 , which serves as a capacitor charging control circuit, and the emitter of the transistor _Q14 is grounded, and the collector is connected to the collector of the transistor _Q10 and the anode of the diode _D1 . Ru. The cathode of the diode _D1 is connected to the capacitor charging terminal 13.

電圧コンパレータ３部では、コンパレータ１４
の＋端子がコンデンサ充電用端子１３に接続さ
れ、一端子が基準電圧Vrefを与える端子１５に
接続され、出力部が端子１６に接続される。 In the voltage comparator part 3, comparator 14
The positive terminal of the positive terminal is connected to the capacitor charging terminal 13, one terminal is connected to the terminal 15 that provides the reference voltage Vref, and the output part is connected to the terminal 16.

第２図は第１図の回路を集積回路２１として構
成し、これを実際の使用に供する周波数検出回路
としたものである。ここで端子６，７，９，１
３，１５，１６は集積回路２１の外部導出端子と
なり、電源端子６は外付け抵抗R₂₁を介して基準
電圧端子１５に接続され、この端子１５は外付け
抵抗R₂₂を介して接地される。端子９は外付けコ
ンデンサC₂₁を介して接地され、端子１３は外付
けコンデンサC₂₂及び抵抗R₂₃を並列に介して接地
される。 In FIG. 2, the circuit of FIG. 1 is configured as an integrated circuit 21, which is used as a frequency detection circuit for actual use. Here terminals 6, 7, 9, 1
3, 15, and 16 are external terminals of the integrated circuit 21, the power supply terminal 6 is connected to the reference voltage terminal ₁₅ via an external resistor R21, and this terminal 15 is grounded via an external resistor _R22 . . Terminal 9 is grounded via an external capacitor C ₂₁ , and terminal 13 is grounded via an external capacitor C ₂₂ and a resistor R ₂₃ in parallel.

次に第１図，第２図の回路動作を説明する。第
３図の動作波形図にも示されるように、入力信号
INが“０”レベルから“１”レベルに立上がる
と、トランジスタQ₁がオン（導通）し、従つて
フリツプフロツプ出力φ_１は“０”レベルにな
る。これによりトランジスタQ₃がオフ（遮断）
しかつコンパレータ８の出力φ_３も“０”レベル
であるから、フリツプフロツプ出力φ_２は“１”
レベルに立上がる。上記出力φ_１＝０，φ_２＝１
により、トランジスタQ₅がオフ、トランジスタ
Q₁₄がオフとなるから、コンデンサC₂₁及びC₂₂の
充電が始まる。コンデンサC₂₁の充電電圧がコン
パレータ８の一端子側の基準電圧Vthをこえる
と、コンパレータ８の出力φ_３は“１”レベルと
なり、トランジスタQ₄がオンとなり、フリツプ
フロツプ出力φ_２＝０となる。このためトランジ
スタQ₂がオフし、また入力信号INもすでに
“０”となつているからトランジスタQ₁もオフし
ており、従つて出力φ_１＝１となる。これにより
トランジスタQ₅がオンし、コンデンサC₂₁の充電
電荷は急速に放電されるから、端子９の電圧は直
ちにコンパレータ基準電圧Vth以下となり、コン
パレータ８の出力φ_３も直ちに“０”となるが、
前記φ_１＝１によりすでにトランジスタQ₃がオ
ンしているから、出力φ_２＝０となり、最初の状
態にもどる。この時トランジスタQ₁₄はオンする
から、コンデンサC₂₂への充電は行なわれない。 Next, the operation of the circuits shown in FIGS. 1 and 2 will be explained. As shown in the operating waveform diagram in Figure 3, the input signal
When IN rises from the "0" level to the "1" level, the transistor _Q1 turns on (conducts), and therefore the flip-flop output _φ1 becomes the "0" level. This turns off (blocks) transistor _Q3
Moreover, since the output _φ3 of the comparator 8 is also at the “0” level, the flip-flop output _φ2 is “1”.
rise to the level. The above output φ ₁ =0, φ ₂ =1
causes transistor _Q5 to turn off, transistor
Since Q ₁₄ is turned off, capacitors C ₂₁ and C ₂₂ start charging. When the charging voltage of the capacitor _C21 exceeds the reference voltage Vth at one terminal of the comparator 8, the output _φ3 of the comparator 8 goes to the "1" level, the transistor _Q4 turns on, and the flip-flop output _φ2 becomes 0. Therefore, the transistor Q ₂ is turned off, and since the input signal IN has already become "0", the transistor Q ₁ is also turned off, so that the output φ ₁ =1. As a result, the transistor _Q5 turns on and the charge in the capacitor _C21 is rapidly discharged, so the voltage at the terminal 9 immediately becomes lower than the comparator reference voltage Vth, and the output _φ3 of the comparator 8 also immediately becomes "0". ,
Since the transistor Q ₃ is already turned on due to the above-mentioned φ ₁ =1, the output φ ₂ =0, and the state returns to the initial state. At this time, transistor Q ₁₄ is turned on, so capacitor C ₂₂ is not charged.

次に入力信号INのデユーテイが変動して該信
号INのパルス幅が広くなつた場合は、コンデン
サC₂₁の充電電圧が基準電圧Vthをこえてφ_３＝
１となるまでの動作は、前述の一連の動作と同様
であるが、φ_３＝１となつても信号INも“１”
であるため、Ｒ―Ｓフリツプフロツプ１は反転で
きず、その出力φ_１は“０”のまゝである。しか
し出力φ_１＝０であることによりトランジスタ
Q₅はオンできず、従つてコンデンサC₂₁の放電も
行なわれない。この時コンデンサC₂₁の充電する
ために用いられるミラー回路１１からの定電流Ｉ
は、トランジスタQ₁₂を通して流れ続けている。
一方、コンパレータ８の出力φ_３の“１”レベル
も保持されており、この間出力φ_２のみは“０”
レベルに反転しているから、該出力φ_２は第３図
にも示されるように、入力信号INの立下がりに
は影響されず、該信号INの周波数Ｆを忠実に再
現した信号となる。これにより出力φ_２を反転し
た信号φ_４で充電制御される端子１３の電圧も一
定化され、精度よく入力周波数を検出できること
になる。コンパレータ１４は、端子１３の電圧と
基準電圧Vrefとを比較し、出力端子１６に検出
信号を送出している。 Next, when the duty of the input signal IN changes and the pulse width of the signal IN becomes wider, the charging voltage of the capacitor C ₂₁ exceeds the reference voltage Vth and φ ₃ =
The operation until it becomes 1 is the same as the series of operations described above, but even when φ ₃ = 1, the signal IN is also “1”.
Therefore, the R-S flip-flop 1 cannot be inverted, and its output _φ1 remains at "0". However, since the output φ ₁ = 0, the transistor
Q ₅ cannot be turned on and therefore capacitor C ₂₁ cannot be discharged. At this time, a constant current I from the mirror circuit 11 used to charge the capacitor C ₂₁
continues to flow through transistor _Q12 .
On the other hand, the output φ ₃ of the comparator 8 is also held at the “1” level, and during this time only the output φ ₂ is “0”.
Since the level is inverted, the output _φ2 is not affected by the fall of the input signal IN, as shown in FIG. 3, and becomes a signal that faithfully reproduces the frequency F of the signal IN. As a result, the voltage at the terminal 13 whose charging is controlled by the signal _φ4 , which is an inversion of the output _φ2 , is also made constant, and the input frequency can be detected with high accuracy. The comparator 14 compares the voltage at the terminal 13 and the reference voltage Vref, and sends a detection signal to the output terminal 16.

更に詳述すると、入力信号INが供給されて
後、端子９の電圧がVthレベルをこえるまでの期
間tw中にはφ_２＝１，それ以外はφ_２＝０とな
るから、入力周波数Ｆのデユーテイに関係のない
パルス幅twの信号φ_４が得られ、このtwの間定
電流nI（ｎは電流Ｉの係数で、適当な値が選べ
る）でコンデンサC₂₂を充電する。これにより充
電される電荷量Q₁は Q₁＝tw・nI〜Ｖ_１３／Ｒ_２３tw ……(1) ただしV₁₃は端子１３の電圧である。上記tw以外
の間にコンデンサC₂₂から放電する電荷量Q₂は Q₂＝（１／Ｆ―tw）・Ｖ_１３／Ｒ_２３ ……(2) 入力周波数Ｆが一定ならば、Q₁＝Q₂となる平衡
点ができ、その時端子１３の電圧V₁₃は一定値を
とる。(1)式と(2)式より、変換出力電圧V₁₃は V₁₃＝R₂₃・tw・ｎ・Ｉ・Ｆ ……(3) またパルス幅twはtw＝C₂₁・Vth／Ｉで与えられ
るから V₂₃＝C₂₁・R₂₃・Vth・Ｆ ……(4) この４式からは定電流Ｉの項が消えており、集積
回路化する場合にこのＩの絶対値を一定にするこ
とは困難であるが、定電流の相対比ｎを一定にす
ることは集積回路製造上容易であるため、端子１
３の電圧V₁₃は集積回路比により、誤差を最小限
にすることができる。ここでトランジスタQ₁₂
は、入力INの広幅パルスでコンデンサC₂₁の充電
が基準値Vth以上となつた場合でも、定電流Ｉを
通過させてトランジスタQ₉のコレクタ電流を通
電を継続させ、定電流nIに誤差が生じるのを防止
している。 To explain in more detail, φ ₂ =1 during the period tw from when the input signal IN is supplied until the voltage at the terminal 9 exceeds the Vth level, and φ ₂ =0 otherwise. A signal _φ4 with a pulse width tw that is unrelated to the duty is obtained, and during this tw, the capacitor _C22 is charged with a constant current nI (n is a coefficient of the current I, and an appropriate value can be selected). The amount of charge Q ₁ charged by this is Q ₁ =tw·nI˜V ₁₃ /R ₂₃ tw (1) where V ₁₃ is the voltage at the terminal 13 . The amount of charge Q ₂ discharged from the capacitor C ₂₂ during times other than the above tw is Q ₂ = (1/F-tw)・V ₁₃ /R ₂₃ ...(2) If the input frequency F is constant, Q ₁ = Q ₂ , and at that time the voltage V ₁₃ at terminal 13 takes a constant value. From equations (1) and (2), the converted output voltage V ₁₃ is V ₁₃ = R ₂₃・tw・n・I・F ……(3) Also, the pulse width tw is given by tw=C ₂₁・Vth/I. Therefore, V ₂₃ = C ₂₁・R ₂₃・Vth・F ……(4) The constant current I term has disappeared from these four equations, and the absolute value of this I must be kept constant when integrated circuits are integrated. is difficult, but it is easy to keep the relative ratio n of constant current constant in terms of integrated circuit manufacturing, so terminal 1
3 voltage V ₁₃ can minimize errors due to the integrated circuit ratio. Here transistor Q ₁₂
Even if the charging of capacitor C ₂₁ exceeds the reference value Vth due to the wide pulse of input IN, the collector current of transistor Q ₉ continues to flow by passing constant current I, and an error occurs in constant current nI. It prevents

また本発明は、信号平滑部に相当する付近をカ
レントミラー回路で構成し、このカレントミラー
回路でつくられる一部の電流Ｉを単安定パルス発
生回路の充電々流として使うことによつて、高精
度のＦ―Ｖ変換回路が得られるようにしている。
このことを具体的に云うと、充電々流Ｉが何らか
の原因で例えば2Iに変化した場合、単安定マルチ
でつくられるパルス幅（時間）は1/2になつて、
通常ならば平滑出力電圧は1/2になつてしまい、
誤差が生じるはずである。しかしながら本願発明
の回路では、カレントミラー回路により、平滑回
路部の充電電流はnIになるようにしている。この
結果前記充電々流Ｉが2Iに変化したとき、前記充
電々流nIは2nIに変化するため、たとえ充電時間
が1/2になつても平滑出力電圧は変化せず、誤差
が生じないものである。 In addition, the present invention constructs the vicinity corresponding to the signal smoothing section with a current mirror circuit, and uses a part of the current I generated by the current mirror circuit as a charging current for the monostable pulse generation circuit. A highly accurate F-V conversion circuit is obtained.
To put this concretely, if the charging current I changes to, for example, 2I for some reason, the pulse width (time) created by the monostable multiplier becomes 1/2,
Normally, the smoothed output voltage would be halved,
There must be some error. However, in the circuit of the present invention, the charging current of the smoothing circuit section is set to nI by the current mirror circuit. As a result, when the charging current I changes to 2I, the charging current nI changes to 2nI, so even if the charging time is halved, the smoothed output voltage does not change and no error occurs. It is.

第４図は入力周波数Ｆを端子１３の電圧V₁₃と
の関係を示し、上記のように定電流Ｉ，nIが一定
だから、測定領域においては特性が比例関係を有
し、コンパレータ１４の外部設定基準電圧Vref
の選択ないし設定が容易化されていることが分
る。即ち定電流Ｉによらず、電源端子６と端子９
との間に外付け抵抗を設けて該抵抗でtwのパル
ス幅を有した信号を得ることもでき、また定電流
nIによらず、電源端子６とダイオードD₁のアノ
ードの間に外付け抵抗を設けて該抵抗でコンデン
サC₂₂の充電を行なうこともできるが、この場合
充電値に応じて充電電流が減少し、例えば第４図
の特性が曲線となり、前記基準電圧Vrefの選択
ないし設定が面倒になると同時に、外付け抵抗が
増加して集積回路化する場合不利になるから、本
発明の回路が集積回路化に適していることが分
る。 FIG. 4 shows the relationship between the input frequency F and the voltage V ₁₃ at the terminal 13. Since the constant currents I and nI are constant as described above, the characteristics have a proportional relationship in the measurement area, and the external setting of the comparator 14 Reference voltage Vref
It can be seen that the selection and setting of That is, regardless of the constant current I, the power supply terminal 6 and terminal 9
It is also possible to obtain a signal with a pulse width of tw by installing an external resistor between the
Regardless of nI, it is also possible to provide an external resistor between the power supply terminal 6 and the anode of the diode _D1 and charge the capacitor _C22 with the resistor, but in this case, the charging current will decrease depending on the charging value. For example, the characteristic shown in FIG. 4 becomes a curve, which makes selection or setting of the reference voltage Vref troublesome, and at the same time increases external resistance, which is disadvantageous when integrated circuit. It turns out that it is suitable for

なお本発明は実施例のみに限られず、例えばコ
ンパレータ１４を省略し、他の電圧検出手段と置
き換えてもよい等、種々の応用が可能である。 Note that the present invention is not limited to the embodiments, and various applications are possible, for example, the comparator 14 may be omitted and replaced with other voltage detection means.

以上説明した如く本発明は、交流的に変化する
信号を第１の入力信号とする双安定回路（第１図
の１等）と、第１の定電流源（Q₉等）で充電さ
れる第１のコンデンサ充電回路（C₂₁等）、及び第
２の定電流源（Q₁₀等）で充電される第２のコン
デンサ充電回路（C₂₂等）と、前記第１のコンデ
ンサ充電回路の充電を前記双安定回路の第１の出
力信号で制御する第１の制御回路（Q₅等）、及び
前記第２のコンデンサ充電回路の充電を前記双安
定回路の第２の出力信号で制御する第２の制御回
路（Q₁₄等）と、前記第１のコンデンサ充電回路
の充電電圧を検出し前記双安定回路の第２の入力
信号を与えるコンパレータ（８等）と、前記第１
のコンデンサ充電回路の充電電圧に応じて前記第
１の定電流源からの電流を取込む回路（Q₁₂等）
とを具備し、前記第１，第２の定電流源が、その
電流発生源となる第３の定電流源と共にカレント
ミラー回路（１１等）を構成し、前記第１の定電
流と第２の定電流との間には比例関係があること
を特徴としている。従つて本発明によれば、高精
度の周波数―電圧変換が行なえ、また外付け部品
の低減化及びコンパレータ基準電圧の設定の容易
化等が可能であるから、集積回路化に適した周波
数検出回路が提供できるものである。 As explained above, in the present invention, a bistable circuit (such as 1 in Fig. 1) whose first input signal is an alternating current changing signal, and a first constant current source (such as Q ₉ ) are used to charge the battery. A first capacitor charging circuit (C _21, etc.), a second capacitor charging circuit (C _22, etc.) charged by a second constant current source (Q _10, etc.), and charging of the first capacitor charging circuit. a first control circuit (such as _Q5 ) that controls charging of the second capacitor charging circuit with a first output signal of the bistable circuit; and a second control circuit that controls charging of the second capacitor charging circuit with a second output signal of the bistable circuit. 2 control circuit ( _Q14 etc.), a comparator (8 etc.) which detects the charging voltage of the first capacitor charging circuit and provides a second input signal to the bistable circuit, and the first
A circuit (such as _Q12 ) that receives current from the first constant current source according to the charging voltage of the capacitor charging circuit.
The first and second constant current sources constitute a current mirror circuit (11, etc.) together with a third constant current source serving as a current generation source, and the first constant current and the second constant current source constitute a current mirror circuit (11, etc.). It is characterized by a proportional relationship between the constant current and the constant current. Therefore, according to the present invention, highly accurate frequency-voltage conversion can be performed, and the number of external components can be reduced and the comparator reference voltage can be easily set, so that the frequency detection circuit is suitable for integration into an integrated circuit. can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例を示す回路図、第２
図は同回路を用いた全体的回路図、第３図は同回
路の動作を示すタイミング波形図、第４図は同回
路の周波数―電圧特性図である。 １…Ｒ―Ｓフリツプフロツプ（双安定回路）、
２…Ｆ―Ｖ変換回路、８，１４…コンパレータ、
１１…ミラー回路、C₂₁，C₂₂…コンデンサ、
Q₅，Q₁₄…充電制御用トランジスタ、Q₁₂…定電
流取込み用トランジスタ。 Figure 1 is a circuit diagram showing one embodiment of the present invention, Figure 2 is a circuit diagram showing an embodiment of the present invention.
The figure is an overall circuit diagram using the same circuit, FIG. 3 is a timing waveform diagram showing the operation of the same circuit, and FIG. 4 is a frequency-voltage characteristic diagram of the same circuit. 1...R-S flip-flop (bistable circuit),
2... F-V conversion circuit, 8, 14... Comparator,
11...Mirror circuit, _C21 , _C22 ...Capacitor,
Q ₅ , Q ₁₄ ...Transistor for charging control, Q ₁₂ ...Transistor for taking in constant current.

Claims (1)

【特許請求の範囲】[Claims] １ 交流的に変化する信号を第１の入力信号とす
る双安定回路と、第１の定電流源で充電される第
１のコンデンサ充電回路、及び第２の定電流源で
充電される第２のコンデンサ充電回路と、前記第
１のコンデンサ充電回路の充電を前記双安定回路
の第１の出力信号で制御する第１の制御回路、及
び前記第２のコンデンサ充電回路の充電を前記双
安定回路の第２の出力信号で制御する第２の制御
回路と、前記第１のコンデンサ充電回路の充電電
圧を検出し前記双安定回路の第２の入力信号を与
えるコンパレータと、前記第１のコンデンサ充電
回路の充電々圧に応じて前記第１の定電流からの
電流を取込む回路とを具備し、前記第１，第２の
定電流源が、その電流発生源となる第３の定電流
源と共にカレントミラー回路を構成し、前記第１
の定電流と第２の定電流との間には比例関係があ
ることを特徴とする周波数検出回路。1 A bistable circuit whose first input signal is an alternating current changing signal, a first capacitor charging circuit which is charged by a first constant current source, and a second capacitor charging circuit which is charged by a second constant current source. a first control circuit that controls charging of the first capacitor charging circuit using a first output signal of the bistable circuit; and a first control circuit that controls charging of the second capacitor charging circuit using the bistable circuit. a second control circuit controlled by a second output signal of the first capacitor charging circuit; a comparator that detects the charging voltage of the first capacitor charging circuit and provides a second input signal of the bistable circuit; a circuit that receives current from the first constant current according to the charging voltage of the circuit, and the first and second constant current sources serve as current generation sources. A current mirror circuit is configured together with the first
A frequency detection circuit characterized in that there is a proportional relationship between the constant current and the second constant current.