JP3194738B2 - CR oscillation circuit - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は低電圧動作型のCR発振回路に関する。Description: TECHNICAL FIELD The present invention relates to a low-voltage operation type CR oscillation circuit.

（従来の技術） この種のCR発振回路の一例について第７図を参照して
説明する。(Prior Art) An example of this type of CR oscillation circuit will be described with reference to FIG.

第７図において，このCR発振回路は，コンパレータ71
と，第1,第２の抵抗器R₁,R₂による分圧回路と，コンデ
ンサC₁とを含み，前記分圧回路の分圧点にコンパレータ
71の正側入力端子，すなわち非反転入力端子を接続し，
コンデンサC₁にコンパレータ71の負側入力端子，すなわ
ち反転入力端子を接続している。コンパレータ71の出力
と分圧回路との間には正帰還用の第３の抵抗器R₃が接続
され，コンパレータ71の出力とコンデンサC₁との間には
負帰還用の第４の抵抗器R₄が接続されている。In FIG. 7, this CR oscillation circuit includes a comparator 71
And a voltage dividing circuit including _first and second resistors R ₁ and R ₂ , and a capacitor C _1, and a comparator is provided at a voltage dividing point of the voltage dividing circuit.
Connect the 71 positive input terminal, that is, the non-inverting input terminal,
Negative input terminal of the comparator 71 to the capacitor C _1, that is connected to the inverting input terminal. Between the output and the voltage dividing circuit of the comparator 71 is the third resistor R ₃ for positive feedback are connected, a fourth resistor for negative feedback between the output and the capacitor C ₁ of the comparator 71 R ₄ is connected.

この回路は，電源V_CCが印加されるとコンパレータ71
の出力がハイレベルとなり，第４の抵抗器R₄を通してコ
ンデンサC₁が充電される。そして，コンデンサC₁の充電
電圧が非反転入力端子の電圧まで上昇するとコンパレー
タ71の出力は反転し，コンデンサC₁は放電を始める。こ
のことにより，反転入力端子の電圧が所定値まで低下す
るとコンパレータ71の出力は再びハイレベルとなる。以
後，上述の動作を繰り返すことにより出力端子T_outには
コンデンサC₁の容量と第４の抵抗器R₄の抵抗値とで決ま
る周波数の発振出力が得られる。This circuit operates when the power supply V _CC is applied.
Output goes high, the capacitor C ₁ is charged through the fourth resistor R _4. When the charging voltage of the capacitor C ₁ is increased to the voltage at the non-inverting input terminal and the output of the comparator 71 is inverted, the capacitor C ₁ starts discharging. Thus, when the voltage at the inverting input terminal drops to a predetermined value, the output of the comparator 71 goes high again. Thereafter, the oscillation output of the frequency determined by the resistance value of the capacitor and the fourth resistor R ₄ capacitor C ₁ is obtained at the output terminal T _out by repeating the above operation.

（発明が解決しようとする課題） ところで，この種のCR発振回路では，コンパレータ71
の入力段がNPN型であるかPNP型であるかによって電源V
_CCの適用範囲が定まる。通常,NPN型の入力段の場合，動
作電圧電源V_CCは−0.1〜１（Ｖ）程度の範囲であり,PNP
型の入力段の場合，動作電圧V_CCは−１〜0.2（Ｖ）程度
の範囲である。したがって，上述した発振回路において
は，電源V_CCの使用範囲に応じてPNP型あるいはNPN型と
いうように使い分けしなければならないという制約があ
った。(Problems to be Solved by the Invention) In this type of CR oscillation circuit, the comparator 71
The power supply V depends on whether the input stage is NPN or PNP.
The scope of _CC is determined. Normally, in the case of an NPN-type input stage, the operating voltage power supply V _CC is in the range of about −0.1 to 1 (V).
In the case of a type input stage, the operating voltage V _CC is in the range of about −1 to 0.2 (V). Therefore, in the above-mentioned oscillation circuit, there is a restriction that the oscillation circuit must be selectively used as a PNP type or an NPN type according to the use range of the power supply V _CC .

それ故，本発明の課題は電源電圧の利用範囲を拡大す
ることのできるCR発振回路を提供することにある。Therefore, an object of the present invention is to provide a CR oscillation circuit capable of expanding the range of use of a power supply voltage.

（課題を解決するための手段） 本発明によるCR発振回路は、NPN入力段を有する第１
のコンパレータとPNP入力段を有する第２のコンパレー
タとを含み，前記第1,第２のコンパレータの一方の入力
端子に共通に電源電圧を分圧した分圧回路が接続される
と共に，他方の入力端子に共通に充電用のコンデンサC₁
が接続され，前記電源電圧とアース間には第１のPNPト
ランジスタQ₁と第２のNPNトランジスタとがそれらの出
力端子同士が接続されるように直列接続され，前記第１
のコンパレータの出力はアース側の前記第２のトランジ
スタのベースに接続され，前記第２のコンパレータの出
力は電源電圧側の前記第１のトランジスタのベースに接
続され，前記第１のコンパレータ及び前記第２のコンパ
レータの前記他方の入力端子と前記充電用のコンパレー
タとの接続点と前記第１のPNPトランジスタと前記第２
のNPNトランジスタの前記出力端子同士の接続点との間
には充放電用の抵抗器R₄を接続したことを特徴とする。(Means for Solving the Problems) A CR oscillation circuit according to the present invention has a first circuit having an NPN input stage.
And a second comparator having a PNP input stage. A voltage dividing circuit for dividing a power supply voltage is commonly connected to one input terminal of the first and second comparators, and the other input terminal is connected to the other input terminal. Capacitor C ₁ for charging in common to terminals
There are connected, said between the power supply voltage and the ground are connected in series so that the first PNP transistor Q ₁ and the second NPN transistor is connected to their output terminals of said first
The output of the first comparator is connected to the base of the second transistor on the ground side, and the output of the second comparator is connected to the base of the first transistor on the power supply voltage side. A connection point between the other input terminal of the second comparator and the charging comparator, the first PNP transistor, and the second
Between a connection point of the output terminals of the NPN transistor, characterized in that connected to the resistor R ₄ for charging and discharging.

なお，前記充電用のコンデンサの充電，放電を切り換
えるための回路として，定電流源とカレントミラー回路
の組合せにより前記第２のコンパレータの出力に応じて
前記コンデンサの充放電を切り換える回路を備えていて
も良い。As a circuit for switching between charging and discharging of the charging capacitor, there is provided a circuit for switching charging and discharging of the capacitor according to the output of the second comparator by a combination of a constant current source and a current mirror circuit. Is also good.

（実施例） 第１図〜第３図を参照して本発明の第１の実施例につ
いて説明する。(Embodiment) A first embodiment of the present invention will be described with reference to FIGS.

第１図はCR発振回路の構成図であり,NPN入力段を有す
る第１のコンパレータ11とPNP入力段を有する第２のコ
ンパレータ12とを備えた点に特徴を有する。電源V_CCの
ラインとアースGNDのラインとの間に，第1,第２の抵抗
器R₁,R₂による分圧回路が接続され，その分圧点が第1,
第２のコンパレータ11,12の各反転入力端子に接続され
ている。一方，第1,第２のコンパレータ11,12の各非反
転入力端子にはコンデンサC₁の一端が接続され，コンデ
ンサC₁の他端はアースGNDのラインに接続されている。
更に，第１のコンパレータ11の出力は第６の抵抗器R₆を
介して第２のトランジスタQ₂のベース端子に接続され，
第２のコンパレータ12の出力は，第５の抵抗器R₅を介し
て第１のトランジスタQ₁のベース端子に接続されてい
る。FIG. 1 is a configuration diagram of a CR oscillation circuit, which is characterized in that a first comparator 11 having an NPN input stage and a second comparator 12 having a PNP input stage are provided. A voltage dividing circuit including _first and _second resistors R ₁ and R ₂ is connected between the line of the power supply V _{CC and} the line of the ground GND, and the voltage dividing point is connected to the first and second resistors.
The second comparators 11 and 12 are connected to respective inverting input terminals. On the other hand, the first, each non-inverting input terminal of the second comparator 11 is connected to one end of the capacitor C _1, the other end of the capacitor C ₁ is connected to a line of ground GND.
Furthermore, the output of the first comparator 11 is connected to the second base terminal of the transistor Q ₂ through a resistor R ₆ to the sixth,
The output of the second comparator 12 is connected to the fifth first base terminal of the transistor Q ₁ via the resistor R ₅ in.

第1,第２のトランジスタQ₁,Q₂はそのコレクタ端子が
相互に接続されており，更に，第１のトランジスタQ₁は
そのエミッタ端子が電源V_CCのラインに，第２のトラン
ジスタQ₂のエミッタ端子はアースGNDのラインにそれぞ
れ接続されている。各コレクタ端子の接続点からは出力
端子T_outが引き出されると共に，第３の抵抗器R₃を通し
て分圧回路の分圧点に，第４の抵抗器R₄を通して第1,第
２のコンパレータ11,12の非反転入力端子側にそれぞれ
引き出されている。第３の抵抗器R₃は正帰還回路として
作用し，第４の抵抗器R₄は負帰還回路（充放電電流）と
して作用する。The first and second transistors Q ₁ and Q ₂ have their collector terminals connected to each other. Further, the first transistor Q ₁ has its emitter terminal connected to the power supply V _CC line and the second transistor Q ₂ Are connected to the ground GND line, respectively. An output terminal _Tout is drawn _out from the connection point of each collector terminal, and the first and second comparators 11 through a _fourth resistor R4 to a voltage dividing point of a voltage dividing circuit through a _third resistor R3. , 12 are respectively drawn to the non-inverting input terminal side. The third resistor R ₃ acts as a positive feedback circuit, a fourth resistor R ₄ acts as a negative feedback circuit (charge and discharge current).

このCR発振回路は，電源V_CCが印加されるとPNP入力段
を有する第２のコンパレータ12の出力がローレベルとな
って，第１のトランジスタQ₁がオンとなり，出力端子T
_outはハイとなる。しかし,NPN入力段を有する第１のコ
ンパレータ11の出力はローレベルで第２のトランジスタ
Q₂はオフのままである。このことによりコンデンサC₁が
第４の抵抗器R₄を通して充電され，その充電電圧が所定
値を越えると第１のコンパレータ11の出力がハイレベル
になって第２のトランジスタQ₂がオンとなり，第２のコ
ンパレータ12の出力はハイレベルになって第１のトラン
ジスタQ₁がオフとなる。その結果，コンデンサC₁は第４
の抵抗器R₄を通して放電をはじめ，コンデンサC₁の電圧
があらかじめ定められた値まで低下すると第１のコンパ
レータ11の出力がローレベル，第２のコンパレータ12の
出力はローレベルにそれぞれ変化する。The CR oscillation circuit, the power supply V _CC is applied the output of the second comparator 12 becomes the low level with a PNP input stage, the first transistor Q ₁ is turned on, the output terminal T
_out goes high. However, the output of the first comparator 11 having the NPN input stage is low and the second transistor 11
Q ₂ remains off. This capacitor C ₁ is charged through the fourth resistor R ₄ makes the the charging voltage exceeds a predetermined value the output of the first comparator 11 becomes a high level second transistor Q ₂ is turned on, the output of the second comparator 12 becomes the first transistor Q ₁ is turned off at the high level. As a result, the capacitor C ₁ and the fourth
Including discharge through a resistor R _4, the output is low level when the voltage of the capacitor C ₁ drops to a predetermined value the first comparator 11, the output of the second comparator 12 is changed to be low level.

このようにして，出力端子T_outにはコンデンサC₁の容
量と第４の抵抗器R₄の抵抗値とで決まる周波数の発振出
力が得られる。なお，第３の抵抗器R₃で発振出力のレベ
ルを設定することができる。In this way, the oscillation output of the frequency determined by the resistance value of the capacitor and the fourth resistor R ₄ capacitor C ₁ is obtained at the output terminal T _out. Incidentally, it is possible to set the level of the oscillation output at the third resistor R _3.

第２図は第１のコンパレータ11の良く知られた回路例
であり,NPN型のトランジスタQ₂₁,Q₂₂による入力段を有
する。動作を簡単に説明すると，トランジスタQ₂₁のベ
ース電位V_B1が所定値まで上昇すると，トランジスタ
Q₂₃,Q₂₄によるカレントミラー回路によりトランジスタQ
₂₂のコレクタ側電位V_C2が上昇する。このことにより，
トランジスタQ₂₅がオフとなりそのコレクタ側の電位V_C5
が降下し，トランジスタQ₂₆が導通することでそのコレ
クタ側電位V_C6が上昇して出力端子V_outにはハイレベル
出力が得られる。勿論，トランジスタQ22のベース電位
が下降した場合には，前述とは逆の動作となり，出力端
子V_outには反転出力が得られる。Figure 2 has the well is a circuit example known, input stage by NPN-type transistors Q _21, Q ₂₂ of the first comparator 11. Briefly the operation, the base potential V _B1 of the transistor Q ₂₁ is increased to a predetermined value, the transistor
Q _23, Q ₂₄ transistor Q by the current mirror circuit by
The collector-side potential V _{C2 of 22} rises. This allows
Potential of the transistor Q ₂₅ is turned off and the collector side V _C5
There drops, the collector-side potential V _C6 by transistor Q ₂₆ conducts the high level output is obtained at the output terminal V _out rises. Of course, when the base potential of the transistor Q22 drops, the operation is the reverse of the above, and an inverted output is obtained at the output terminal _Vout .

第３図は第２のコンパレータ12の良く知られた回路例
であり,PNP型のトランジスタQ₃₁,Q₃₂による入力段を有
する。動作は第２図の回路も同様である。Figure 3 is a well-known circuit example of the second comparator 12 has an input stage of the transistors Q _31, Q ₃₂ of PNP type. The operation is the same for the circuit of FIG.

第４図は第１図〜第３図の回路を組合わせた具体的な
回路例を示す。FIG. 4 shows a specific circuit example in which the circuits shown in FIGS. 1 to 3 are combined.

第５図は本発明の第２の実施例の回路構成を示し，第
１図の回路にコンデンサC₁の充電，放電を切り換えるた
めの回路を接続して成る。FIG. 5 shows a circuit configuration of a second embodiment of the present invention. The circuit shown in FIG. ₁ is connected to a circuit for switching between charging and discharging of the capacitor C1.

充放電切換回路41は，電流I_CCの定電流源CCと第3,第
4,第５のトランジスタQ₃,Q₄,Q₅による第１のカレントミ
ラー回路と第6,第７のトランジスタQ₆,Q₇によるカレン
トミラー回路及び抵抗器R₉を介して第１のトランジスタ
Q₁の出力にベース端子を接続し，第７のトランジスタQ₇
のベース端子にコレクタ端子を接続した第８のトランジ
スタQ₈を含む。Discharge switching circuit 41, the current I _CC of the constant current source CC and third,
4, a first current mirror circuit including fifth transistors Q ₃ , Q ₄ and Q ₅ , a current mirror circuit including sixth and seventh transistors Q ₆ and Q ₇ , and a first transistor via a resistor R ₉
Connect the base terminal to the output of Q _1, the transistor Q ₇ of the seventh
It includes transistors Q ₈ of the eighth connecting the collector terminal to the base terminal of.

CR発振回路は，各部の信号波形を示した第６図をも参
照して説明すると，電源を投入するとＰ点電圧（コンデ
ンサC₁の電圧）は０（Ｖ）であるため，合１のコンパレ
ータ11,第２のコンパレータ12の出力はローレベルとな
り，第１のトランジスタQ₁オン，第２のトランジスタQ₂
オフとなる。このため，出力端子T_outはハイレベルとな
り，第８のトランジスタQ₈がオンに条件設定される。CR oscillation circuit, with reference also to FIG. 6 showing signal waveforms of respective units, for the powering P point voltage (the voltage of the capacitor C ₁₎ is 0 (V), the case 1 comparator 11, the output of the second comparator 12 becomes a low level, the first transistor Q ₁ on, the second transistor Q ₂
Turns off. Therefore, the output terminal T _out becomes high level, the transistor Q ₈ of the eighth is a condition set to ON.

第４のトランジスタQ₄のコレクタ電流I_C4と第５のト
ランジスタQ₅のコレクタ電流I_C5との比は2:1の関係にあ
り，かつ第６のトランジスタQ₆のコレクタ電流I_C6と第
７のトランジスタQ₇のコレクタ電流I_C7との比は1:1の関
係にある。コンデンサC₁は第５のトランジスタQ₅のコレ
クタ電流I_C5で充電され，抵抗器R₁,R₂,R₃で設定される
電圧まで上昇すると，第１のコンパレータ11,第２のコ
ンパレータ12の出力はハイレベルとなり，第１のトラン
ジスタQ₁オフ，第２のトランジスタQ₂オンとなって出力
端子T_outはローレベルとなる。The ratio between the collector current I _{C4 of} the fourth transistor Q ₄ and the collector current I _{C5 of} the fifth transistor Q ₅ is in a 2: 1 relationship, and the collector current I _C6 of the _sixth transistor Q ₆ and the seventh the ratio of the collector current I _C7 of the transistor Q ₇ of 1: 1. Capacitor C ₁ is charged by the collector current I _C5 of the fifth transistor Q _5, the resistor when R _1, R _2, rises to a voltage set by R _3, the first comparator 11, the second comparator 12 the output goes high, the first transistor Q ₁ off, the output terminal T _out becomes a second transistor Q ₂ on the low level.

これにより第８のトランジスタQ₈はオフとなり，コン
デンサC₁は， Ｉ_II＝I_C7−I_C5＝I_C5 で放電し，電圧V_Pが下降する。そして，抵抗器R₁,R₂,R₃
で設定される電圧まで低下すると，第１のコンパレータ
11,第２のコンパレータ12の出力がローレベルとなり，
第１のトランジスタQ₁オン，第２のトランジスタQ₂オフ
となって出力端子T_outはハイレベルとなる。Thus the transistor Q ₈ of the eighth turned off, the capacitor C ₁ is discharged at _{I II = I C7 -I C5 =} I C5, the voltage V _P drops. And the resistors R ₁ , R ₂ , R ₃
When the voltage drops to the voltage set by
11, the output of the second comparator 12 becomes low level,
The first transistor Q ₁ on, the output terminal T _out becomes a second transistor Q ₂ off becomes high level.

これにより第８のトランジスタQ₈はオンとなり，コン
デンサC₁は， Ｉ_II＝I_C5−０＝I_C5 で充電される。以下，この動作が繰り返されて発振す
る。Thus the transistor Q ₈ of the eighth turned on, the capacitor C ₁ is charged with _{I II = I C5 -0 = I} C5. Hereinafter, this operation is repeated to oscillate.

以上の動作によって出力端子T_outの電圧V₂は第６図に
示すパルス状波形となる。このCR発振回路の特徴は，定
電流源を用いたことによりＰ点の電圧V₁がコンデンサC₁
の充放電に伴なって直線的に変化することである。すな
わち，充電あるいは放電の終了が近づくにつれて電圧変
化が非直線的になる第１の実施例に比べて充放電電圧の
変化の傾きが一定であるので，充放電切換えのタイミン
グがコンスタントになり，安定となる。Voltage V ₂ of the output terminal T _out by the above operation is a pulse-like waveform shown in Figure 6. Features of the CR oscillating circuit, the voltage V ₁ is the capacitor C ₁ of the point P by using the constant current source
Changes linearly with the charge and discharge of the battery. That is, as compared with the first embodiment in which the voltage change becomes non-linear as the end of the charge or the discharge approaches, the gradient of the change in the charge / discharge voltage is constant, so that the timing of the charge / discharge switching becomes constant and the charge / discharge switching becomes stable. Becomes

（発明の効果） 以上説明してきた通り，本発明によるCR発振回路は,P
NP型の入力段を有するコンパレータとNPN型の入力段を
有するコンパレータとを組合わせたことにより，電源V
_CCに対する利用範囲を拡大することができる。特に，本
発明によるCR発振回路は，低周波数の発振をする場合に
有効であり，トランジスタのミスマッチングによる精度
低下なしに振幅を大きくとれるという利点がある。(Effect of the Invention) As described above, the CR oscillation circuit according to the present invention
By combining a comparator with an NP-type input stage and a comparator with an NPN-type input stage, the power supply V
_The range of use for _CC can be expanded. In particular, the CR oscillation circuit according to the present invention is effective when oscillating at a low frequency, and has the advantage that the amplitude can be increased without lowering the accuracy due to transistor mismatching.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１の実施例の構成図，第２図，第３
図はそれぞれ，第１図に示された第1,第２のコンパレー
タの回路例を示した図，第４図は第１図，第２図，第３
図の回路を組合わせた本発明の第１の実施例の具体的な
回路図，第５図は本発明の第２の実施例の回路図，第６
図は第５図の各部の信号波形を示した図，第７図は従来
のCR発振回路の一例を示した図。 図中,11はNPN入力段を有する第１のコンパレータ,12はP
NP入力段を有する第２のコンパレータ,41は充放電切換
回路,71はコンパレータ。FIG. 1 is a block diagram of a first embodiment of the present invention, and FIGS.
4 is a diagram showing a circuit example of the first and second comparators shown in FIG. 1, and FIG. 4 is a diagram showing FIGS. 1, 2, and 3 respectively.
FIG. 5 is a specific circuit diagram of the first embodiment of the present invention in which the circuits shown in FIG.
FIG. 7 is a diagram showing signal waveforms at various parts in FIG. 5, and FIG. 7 is a diagram showing an example of a conventional CR oscillation circuit. In the figure, 11 is a first comparator having an NPN input stage, and 12 is a P
A second comparator having an NP input stage, 41 is a charge / discharge switching circuit, and 71 is a comparator.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】NPN入力段を有する第１のコンパレータ11
とPNP入力段を有する第２のコンパレータ12とを含み，
前記第1,第２のコンパレータの一方の入力端子に共通に
電源電圧を分圧した分圧回路が接続されると共に，他方
の入力端子に共通に充電用のコンデンサC₁が接続され，
前記電源電圧とアース間には第１のPNPトランジスタQ₁
と第２のNPNトランジスタQ₂とがそれらの出力端子同士
が接続されるように直列接続され，前記第１のコンパレ
ータの出力はアース側の前記第２のトランジスタのベー
スに接続され，前記第２のコンパレータの出力は電源電
圧側の前記第１のトランジスタのベースに接続され，前
記第１のコンパレータ及び前記第２のコンパレータの前
記他方の入力端子と前記充電用のコンデンサとの接続点
と前記第１のPNPトランジスタと前記第２のNPNトランジ
スタの前記出力端子同士の接続点との間には充放電用の
抵抗器R₄を接続したことを特徴とするCR発振回路。1. A first comparator having an NPN input stage.
And a second comparator 12 having a PNP input stage,
The first, commonly along with a voltage divider circuit the supply voltage by dividing is connected to one input terminal of the second comparator, a capacitor C ₁ for charging is connected in common to the other input terminal,
A first PNP transistor Q ₁ is connected between the power supply voltage and ground.
When the second and the NPN transistor Q ₂ are connected in series so that their output terminals are connected, the output of the first comparator is connected to the base of the second transistor of the ground side, the second The output of the comparator is connected to the base of the first transistor on the power supply voltage side, and the connection point between the other input terminal of the first comparator and the second comparator and the charging capacitor is connected to the CR oscillating circuit, characterized in that connected to the resistor R ₄ for charging and discharging between the first PNP transistor and the connection point of the output terminals of the second NPN transistor. 【請求項２】請求項（１）記載のCR発振回路において、
前記充電用のコンデンサの充電，放電を切り換えるため
の回路として，定電流源とカレントミラー回路の組合せ
により前記第２のコンパレータの出力に応じて前記コン
デンサの充放電を切り換える回路を備えたことを特徴と
するCR発振回路。2. The CR oscillation circuit according to claim 1, wherein
As a circuit for switching between charging and discharging of the charging capacitor, a circuit for switching charging and discharging of the capacitor according to the output of the second comparator is provided by a combination of a constant current source and a current mirror circuit. CR oscillation circuit.