JPS6143388A - メモリ−カ−ド - Google Patents

メモリ−カ−ド

Info

Publication number
JPS6143388A
JPS6143388A JP59166208A JP16620884A JPS6143388A JP S6143388 A JPS6143388 A JP S6143388A JP 59166208 A JP59166208 A JP 59166208A JP 16620884 A JP16620884 A JP 16620884A JP S6143388 A JPS6143388 A JP S6143388A
Authority
JP
Japan
Prior art keywords
substrate
chip
board
terminals
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59166208A
Other languages
English (en)
Inventor
Tamotsu Koide
小出 保
Keiichi Takeuchi
武内 啓一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Plastics Inc
Original Assignee
Mitsubishi Plastics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Plastics Inc filed Critical Mitsubishi Plastics Inc
Priority to JP59166208A priority Critical patent/JPS6143388A/ja
Publication of JPS6143388A publication Critical patent/JPS6143388A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、ICメモリーを装着したメモリーカードに関
し、とくにゲーム、教育、学習用のメモリーカード関す
る。
プラスデック等の基板にICチップを搭載したメモリー
カードは従来の磁気カードに比べ記憶容1Hが大きく又
磁気による影響を受けない笠の利点を有し種々の提案が
なされている。
(従来技術) この秤メモリーカードとして、ICチップとICチップ
に接続された外部端子を有するIC基板をカード基体に
形成した凹所にj1設したものが知られている。
一方、出願人は特願昭59−14676号にお−いてR
OMカートリッジ専用の接続部を有するMSxパソコン
等のコンピュータやその端末機に接続用カートリッジを
介在させてROMカートリッジ及びメモリーカードのい
ずれでも使用できるようにすることを提案した。
メモリーカードのICにはゲーム、教育、学習等のプロ
グラムのソフ1−を記inさせるために64kbあるい
は128kbの記憶容量を有するfcを使用する必要が
あり、外部接M端子の数は28個あるいはカードが挿入
されているかどうかのチェック用端子2 +17;Jを
加えた30fl!itという多数となる。
そこでこれら多数の外部端子を所定のカード幅(約54
mm)に配列さじ、かつコネクターに接続させた際外部
端子と誤接続のないように合理的に、かつ経済的に構成
する必要がある。
(問題点を解決するための手段) 本発明は上記の背景のもとになされたものであって、基
板に64kbあるいは128kbの記憶容量を有するI
Cチップを装着し、かつ基板の端部にICチップに接続
された28あるいは30個の外部端子を#、設し、1つ
の外部端子の幅を0.1〜1.6mn+とじ、各端子間
の間隔を少なくとも0゜1ml11以上としてICM板
となし、該IC基板をカード基体に形成した凹所に埋設
することにより、多数の外部端子を所定のカード幅内に
整然と配列させ外部端子とコネクタ一端子とを確実に接
続させることができるようにしたものである。
(実施例) 以下、本発明の具体的構成を第1〜3図に示す実施例に
基づいて説明する。
第1図は本発明のメモリーカードの一実施例を示す分解
斜視図、第2図はii図のメモリーカードの端部を示す
平面図、第3図(a )、(b)は第1〜2図に用い/
CI C基板の平面図及び背面図である。
第1図において、AはIC基板、Bはカード基体である
。IC丼板Aはその詳細図を第3図(a)、(b)に示
JJ:うに、ガラスエポキシあるいはポリイミド製等の
基板1の下面に64kbあるいは128kbのl憶容f
l有TるROM、EPROM。
EEPROM等のICチップ2がモールド被覆され装着
され、ICチップ2は基板1の下面に形成された多数の
プリント配813に接続されると共に、プリント配線3
は基板1の端部において基板1を貫通するスルーホール
により基板1の上面の外部端子4に接続され、ICチッ
プ2はプリント配線3を介して外部端子4にそれぞれ接
続されている。
このようにしてICチップのアドレス人力AO〜A13
、データ出力DO〜D7、制御信号N01CE10E、
C8,?17源信号VCC,VSS、 Ic)1Hされ
た28個の外部端子4が並設されている。
又、第3図において、端子X、Yはカードが挿入されて
いるかどうかのチェック用の端子であって、図示の如く
一方の端子を他方より短く形成しておくと接続時の過電
流を防止することができ好適である。
ICC基板の各外部端子4の幅T1は0.1〜1.5m
m、好ましくは0.5〜1.0mmとしである。これは
あまり狭いと端子の平坦性を確保することが困難となり
コネクタ一端子との接触不良が止じる虞れがあるし、ま
たあまり幅広であるとICC基板の幅W2はカード幅W
l(はぼ54n+m)より若干狭く形成しであるが、咳
幅W2内に配列することが不可能となるばかりか、外部
端子4には金メッキを施す必要がありコスト高となり、
好ましくないことによる。
又6外部端子4間の間隔T2は少なくとも0゜1mm以
上とし、リーク等による誤動作を防止しである。以上の
ことから外部端子4の幅TIJ3よび間隔T2を各々Q
、5mmとするのが良い。
以上のように構成したICW板Aをカード基体Bの凹所
5に埋設固着する。カード基体BはポリJu化ごニール
、へ88樹ri等の合成樹脂であって、基板1とカード
の基体Bの上面がほぼ同一面となるように、凹所51の
深さは基板1の厚みとほぼ等しクシ、また凹所52の深
さはモールドされたICチップ2の厚みだけ更に深くな
るように形成しである。
ICW板Aとカード基体Bとを固着するには熱圧着、エ
ポキシ系あるいはホットメルト系等の接着剤又は感圧性
接着フィルム等による接着など適宜手段を用いれば良い
なお、図示の如く凹所57に位置合せ用の突起6を設け
。IC塁基板に形成した凹部(孔)7を1■合させると
、固着工程で位置合せが容易なばかりか、位置ずれを防
止することができ好適である。
突起6をICC基板に設は凹部7を凹所51に設けても
良いことは言うまでもない。
(発明の効果) 本発明は上記の構、成としたので、多数の外部端子を所
定のカード幅内に合理的かつ経済的に配列させ、外部9
&1:子とコネクタ一端子とを確実に接続させることが
でき、とくにゲーム、教育、学習用メモリーカードとし
て好適なものである。
【図面の簡単な説明】
第1図は本発明のメモリーカードの一実施例を示す分解
斜視図、第2図は第1図のメモリーカードの端部を示ず
平面図、第3図(a )、(b )は第1〜2図に用い
たICW板の平面図及び背面図である。 図中、AはIC基板、Bはカード基体、T1は外部端子
の幅、T2は外部端子間の間隔、1は基板、2はICチ
ップ、3はプリント配線、4は外部端子、5.51.5
2は凹所である。 特許出願人   三菱樹脂株式会社 第 1 図 WJ2 図

Claims (1)

    【特許請求の範囲】
  1.  基板に64kbあるいは128kbの記憶容量を有す
    るICチップを装着し、かつ基板の端部にICチップに
    接続された28あるいは30個の外部端子を並設し、1
    つの外部端子の幅を0.1〜1.6mmとし、各端子間
    の間隔を少なくとも0.1mm以上としてIC基板とな
    し、該IC基板をカード基体に形成した凹所に埋設した
    ことを特徴とするメモリーカード。
JP59166208A 1984-08-08 1984-08-08 メモリ−カ−ド Pending JPS6143388A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59166208A JPS6143388A (ja) 1984-08-08 1984-08-08 メモリ−カ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59166208A JPS6143388A (ja) 1984-08-08 1984-08-08 メモリ−カ−ド

Publications (1)

Publication Number Publication Date
JPS6143388A true JPS6143388A (ja) 1986-03-01

Family

ID=15827097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59166208A Pending JPS6143388A (ja) 1984-08-08 1984-08-08 メモリ−カ−ド

Country Status (1)

Country Link
JP (1) JPS6143388A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638985U (ja) * 1986-07-03 1988-01-21
JPS6444171U (ja) * 1987-09-14 1989-03-16
EP0617382A2 (de) * 1993-03-26 1994-09-28 Wilhelm Tewes Wertkarte mit auswechselbar gehaltertem Einsteckteil

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638985U (ja) * 1986-07-03 1988-01-21
JPH0517270Y2 (ja) * 1986-07-03 1993-05-10
JPS6444171U (ja) * 1987-09-14 1989-03-16
EP0617382A2 (de) * 1993-03-26 1994-09-28 Wilhelm Tewes Wertkarte mit auswechselbar gehaltertem Einsteckteil
EP0617382A3 (de) * 1993-03-26 1995-04-26 Wilhelm Tewes Wertkarte mit auswechselbar gehaltertem Einsteckteil.

Similar Documents

Publication Publication Date Title
KR900001745B1 (ko) Ic카드 및 그 제조방법
JPS6211696A (ja) Icカ−ド
US20010011012A1 (en) Non-contact IC module
JPH0744239B2 (ja) チツプ・キヤリアと集積半導体チツプを有するモジユール
CA1246705A (en) Contact terminal device
JPH0517268Y2 (ja)
US5501612A (en) Low profile board-to-board electrical connector
JPS6143388A (ja) メモリ−カ−ド
JPS6115289A (ja) メモリ−カ−ド
JP2001135385A (ja) カードコネクタ構造
KR100752062B1 (ko) 접점 배열과 대응 접점 모듈
JPS62184891A (ja) メモリ−カ−ド
JPS6153096A (ja) Icカ−ド
KR19990042742A (ko) 접촉 및 비접촉 방식 겸용 아이.씨 카드
JPH0615689Y2 (ja) カ−ドモジユ−ル
JPS6337429B2 (ja)
JPH0418053Y2 (ja)
JPH0444381Y2 (ja)
CN1326146C (zh) 堆叠式存储器模组
JP2850484B2 (ja) Icカード用コネクタ
JPH0520546Y2 (ja)
JP2788196B2 (ja) Icカード用ic基板
JP2564329B2 (ja) Icカードおよびicカード用icモジュール
JPH02244575A (ja) カード状記憶装置
JPH084310Y2 (ja) Icカード