JPS6142964A - デユアル・ゲ−ト電界効果トランジスタ - Google Patents
デユアル・ゲ−ト電界効果トランジスタInfo
- Publication number
- JPS6142964A JPS6142964A JP16520984A JP16520984A JPS6142964A JP S6142964 A JPS6142964 A JP S6142964A JP 16520984 A JP16520984 A JP 16520984A JP 16520984 A JP16520984 A JP 16520984A JP S6142964 A JPS6142964 A JP S6142964A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- width
- dual gate
- mixer
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims description 14
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は歪特性を改善したデュアル・ゲート電界効果ト
ランジスタに関するものである。
ランジスタに関するものである。
従来例のＩｉ８戒とその問題点
変調器やミキサーに電界効果トランジスタ（ＦＥＴ）は
よく使われている。特に、最近、高周波特性を向上させ
るために優れた高周波特性を持つＧａ Ａｓ ＭＥＳ
ＦＥＴを用いた変調器やミキサーが開発されている
。とりわけ、デュアル・ゲートＧａ Ａｓ ＭＥＳ
ＦＥＴは局発信号と信号の分離が容易などの特徴があ
る。これはたとえば、第１図に示ずような横）Δのもの
である。
よく使われている。特に、最近、高周波特性を向上させ
るために優れた高周波特性を持つＧａ Ａｓ ＭＥＳ
ＦＥＴを用いた変調器やミキサーが開発されている
。とりわけ、デュアル・ゲートＧａ Ａｓ ＭＥＳ
ＦＥＴは局発信号と信号の分離が容易などの特徴があ
る。これはたとえば、第１図に示ずような横）Δのもの
である。
ＱａＡｓデュアル・ゲートＭＥＳ ＦＥＩ−１のソー
ス２を接地する。第１ゲート３に整合回路４を設け、信
号入力端５から信号を入力する。第２ゲート６にも整合
回路７を設け、局発信号入力端８から局発信号を入力す
る。ドレイン９には中間信号の整合回路１０を設け、１
１が中間信号出力端となる。
ス２を接地する。第１ゲート３に整合回路４を設け、信
号入力端５から信号を入力する。第２ゲート６にも整合
回路７を設け、局発信号入力端８から局発信号を入力す
る。ドレイン９には中間信号の整合回路１０を設け、１
１が中間信号出力端となる。
ａｇＪ波歪を下げるために、平衡さＶた構造のミキサー
（バランスド・ミキサー）や平衡変調器も開発されてい
る。たとえば、第２図に示すようなダブル・バランスド
・ミキサーが開発されている。
（バランスド・ミキサー）や平衡変調器も開発されてい
る。たとえば、第２図に示すようなダブル・バランスド
・ミキサーが開発されている。
４つのＱａ Ａｓデュアル・ゲートＭＥＳ ＦＥＴの
ソース１２を共通接地する。第１ゲートは第２因のよう
に配線され２つの第１ゲートは位相返転回路１３を経て
、残りの２つの第１ゲートは直接に信号入力端１４に接
続される。第２ゲートは第２図のように配線され、２つ
の第２ゲートは位相反転回路１５を経て、残りの２つの
第２ゲートは直接に局発信号入力端１６に接続される。
ソース１２を共通接地する。第１ゲートは第２因のよう
に配線され２つの第１ゲートは位相返転回路１３を経て
、残りの２つの第１ゲートは直接に信号入力端１４に接
続される。第２ゲートは第２図のように配線され、２つ
の第２ゲートは位相反転回路１５を経て、残りの２つの
第２ゲートは直接に局発信号入力端１６に接続される。
ドレインは２つのドレインは位相反転回路１３．１７を
経て、他の２つのドレインは直接に中間信号出力ＩＭｉ
ａに接続される。このようにバランスド構成にＪ“るこ
とで、ｎ調波の歪を低減することができる。
経て、他の２つのドレインは直接に中間信号出力ＩＭｉ
ａに接続される。このようにバランスド構成にＪ“るこ
とで、ｎ調波の歪を低減することができる。
しかしながら、上記のダブル・バランスド・ミキサーあ
るいは２重平衡変調器にＪ３いては、８発信号や２次歪
等偶数次高調波歪は打ち消せるが、３次歪は打ち消すこ
とができず、特に、′Ｂ調波で一番、中間上９近くに現
われる３次歪を低減できないという問題点を有していた
。
るいは２重平衡変調器にＪ３いては、８発信号や２次歪
等偶数次高調波歪は打ち消せるが、３次歪は打ち消すこ
とができず、特に、′Ｂ調波で一番、中間上９近くに現
われる３次歪を低減できないという問題点を有していた
。
発明の目的
本発明はこのような従来の問題に鑑み、ミキ→ノ。
−や変調器の３次歪等を低減し、ミキサーや変調器とし
てもつとも望ましい特性をもつデュアル・ゲートＦＥＴ
を提供することを目的とするものである。
てもつとも望ましい特性をもつデュアル・ゲートＦＥＴ
を提供することを目的とするものである。
発明の構成
本発明は第１ゲート幅を第２ゲート幅より大きくする描
造にしたもので、これにより、３次歪を低減し、優れた
変調器又はミキ°す“−を可能とするものである。
造にしたもので、これにより、３次歪を低減し、優れた
変調器又はミキ°す“−を可能とするものである。
実施例の説明
以下本発明の一実施例を図面に暴づいて説明する。第３
図は本発明の一実施例におけるチップパターン図を示ず
。ソース２０にボンディング・パッドを設け、第１ゲー
ト２１を６００μＩのゲート幅とし、第２ゲート２２を
３００μｍのゲート幅とし、２３をドレインとする。２
４は第１ゲート２１と第２ゲート２２間のオーミック金
属である。これを第４図の従来例のものと比較すると、
ゲート幅は第１ゲート２１′、第２ゲート２２′ とも
３００μ−であったのに対し、本発明の第３図では第１
ゲート２１のゲート幅が２倍の６００μｌになっている
。
図は本発明の一実施例におけるチップパターン図を示ず
。ソース２０にボンディング・パッドを設け、第１ゲー
ト２１を６００μＩのゲート幅とし、第２ゲート２２を
３００μｍのゲート幅とし、２３をドレインとする。２
４は第１ゲート２１と第２ゲート２２間のオーミック金
属である。これを第４図の従来例のものと比較すると、
ゲート幅は第１ゲート２１′、第２ゲート２２′ とも
３００μ−であったのに対し、本発明の第３図では第１
ゲート２１のゲート幅が２倍の６００μｌになっている
。
信号入力として、周波数７００ＭＨｚ、信号強度−２０
ｄＢｍを入力し、８００ＭＨｚ 、 ＋ｌＯｄ Ｂｍの
局発信号を入力した時、１００Ｍ ＨＺの中間信号強度
を計った時の変換利得は、第５図に示づように、第１ゲ
ート幅を２倍にしてもほとんど変わらない。
ｄＢｍを入力し、８００ＭＨｚ 、 ＋ｌＯｄ Ｂｍの
局発信号を入力した時、１００Ｍ ＨＺの中間信号強度
を計った時の変換利得は、第５図に示づように、第１ゲ
ート幅を２倍にしてもほとんど変わらない。
しかし、さらに妨害信号７０１Ｍ Ｈｚ −２０ｄ Ｂ
ｍを入力した時の３次歪を測定すると、第６図のよう
に第１ゲート幅を２倍にすることによって、３次歪抑圧
比は対中間信号強度比で６０ｄ Ｂから６６ＣＩ Ｂま
でに改善される。また第１ゲートを９００μｍとして３
倍にすると、３次歪は抑圧比はざらに７０ｄＢまでに改
善される。
ｍを入力した時の３次歪を測定すると、第６図のよう
に第１ゲート幅を２倍にすることによって、３次歪抑圧
比は対中間信号強度比で６０ｄ Ｂから６６ＣＩ Ｂま
でに改善される。また第１ゲートを９００μｍとして３
倍にすると、３次歪は抑圧比はざらに７０ｄＢまでに改
善される。
ここで、本発明では第１グー１−幅のみ増大したが、第
２ゲート幅も増大してしまうと消費電流が大ぎくなり、
消′ｐ！電力が増大する欠点がある。ちなみに、第２ゲ
ーを１重３倍にすると、消費電流は１／１０ぼとにまで
小さくなる。つまり、第１ゲートのグー１〜幅だけを第
２ゲートのゲート幅に対して広げることは、消費電力を
小さく保ったままで、歪み特性を著しく改善することに
なる。
２ゲート幅も増大してしまうと消費電流が大ぎくなり、
消′ｐ！電力が増大する欠点がある。ちなみに、第２ゲ
ーを１重３倍にすると、消費電流は１／１０ぼとにまで
小さくなる。つまり、第１ゲートのグー１〜幅だけを第
２ゲートのゲート幅に対して広げることは、消費電力を
小さく保ったままで、歪み特性を著しく改善することに
なる。
ところで、この実施例では単一のデュアル・ゲートＦＥ
Ｔミキサーあるいは変調器について説明したが、２次歪
などの偶数次高調彼等を低Ｍづる際は、本発明のデュア
ル・ゲートＦＥＴを用いて第２図のダブル・バランスド
・ミキサーあるいは２重平衡変調回路を（構成すること
が可能である。
Ｔミキサーあるいは変調器について説明したが、２次歪
などの偶数次高調彼等を低Ｍづる際は、本発明のデュア
ル・ゲートＦＥＴを用いて第２図のダブル・バランスド
・ミキサーあるいは２重平衡変調回路を（構成すること
が可能である。
発明の効果
以上のように、本発明はデュアル・ゲーｈ Ｆ ＥＴの
第１ゲート幅を第２ゲート幅より良くすることによって
、ミキサーや変調器として使用し１重時の消費電力を小
さく保ったまま、３次歪等の高調波歪を著しく低減でき
る優れたデュアル・ゲートＦＥＴを実現できるものであ
る。
第１ゲート幅を第２ゲート幅より良くすることによって
、ミキサーや変調器として使用し１重時の消費電力を小
さく保ったまま、３次歪等の高調波歪を著しく低減でき
る優れたデュアル・ゲートＦＥＴを実現できるものであ
る。
第１図はデュアル・ゲートＦＥＴミキサーの回路図、第
２図はダブル・バランスド・デュアル・ゲートＦＥＴミ
キサーの回路図、第３図は本発明の一実施例におけるデ
ュアル・ゲートＦＥＴのチップパターン図、第４図は従
来例のデュアル・ゲートＦＥＴのチップパターン図、第
５図は変換利得特性図、第６図は３次歪特性図である。 ２０・・・ソース、２１・・・第１ゲート、２２・・・
第２ゲート、２３・・・トレイン、２４・・・オーミッ
ク金属。 代理人 森 本 義 弘 第１図 第２図 第３図 第４図
２図はダブル・バランスド・デュアル・ゲートＦＥＴミ
キサーの回路図、第３図は本発明の一実施例におけるデ
ュアル・ゲートＦＥＴのチップパターン図、第４図は従
来例のデュアル・ゲートＦＥＴのチップパターン図、第
５図は変換利得特性図、第６図は３次歪特性図である。 ２０・・・ソース、２１・・・第１ゲート、２２・・・
第２ゲート、２３・・・トレイン、２４・・・オーミッ
ク金属。 代理人 森 本 義 弘 第１図 第２図 第３図 第４図
Claims (1)
- １、第１ゲート幅を第２ゲート幅より大きくしたデュア
ル・ゲート電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16520984A JPS6142964A (ja) | 1984-08-07 | 1984-08-07 | デユアル・ゲ−ト電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16520984A JPS6142964A (ja) | 1984-08-07 | 1984-08-07 | デユアル・ゲ−ト電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6142964A true JPS6142964A (ja) | 1986-03-01 |
Family
ID=15807912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16520984A Pending JPS6142964A (ja) | 1984-08-07 | 1984-08-07 | デユアル・ゲ−ト電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6142964A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263249A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体装置 |
| EP0610564A2 (en) * | 1993-01-26 | 1994-08-17 | Sumitomo Electric Industries, Ltd. | Dual gate fet and circuits using dual gate fet |
| DE4444808B4 (de) * | 1993-12-17 | 2005-12-15 | Denso Corp., Kariya | Halbleitervorrichtung |
-
1984
- 1984-08-07 JP JP16520984A patent/JPS6142964A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263249A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体装置 |
| EP0610564A2 (en) * | 1993-01-26 | 1994-08-17 | Sumitomo Electric Industries, Ltd. | Dual gate fet and circuits using dual gate fet |
| EP0610564A3 (en) * | 1993-01-26 | 1995-01-25 | Sumitomo Electric Industries | Dual gate FET and circuits using it. |
| DE4444808B4 (de) * | 1993-12-17 | 2005-12-15 | Denso Corp., Kariya | Halbleitervorrichtung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4021541B2 (ja) | 高周波変換回路 | |
| JPS6142964A (ja) | デユアル・ゲ−ト電界効果トランジスタ | |
| US5323123A (en) | Integrated circuit having a variable-gain amplifier | |
| JPH01269305A (ja) | 半導体装置 | |
| JPH0469444B2 (ja) | ||
| JP2000216697A (ja) | 受信器またはスペクトラム・アナライザ―のための多重ヘテロダイン・ステ―ジ | |
| JPS5995705A (ja) | 電界効果トランジスタ回路 | |
| JPS6272210A (ja) | 電界効果トランジスタ回路 | |
| JPS607210A (ja) | ダブルバランスドミキサ装置 | |
| JP2563286B2 (ja) | 周波数混合回路 | |
| KR100318155B1 (ko) | 전계 효과 트랜지스터의 게이트와 소오스를 교차 연결한 발룬회로 | |
| JPH05167352A (ja) | 周波数変換装置 | |
| JPH02113710A (ja) | ミキサ回路 | |
| JP2633231B2 (ja) | 半導体装置 | |
| JPH10290121A (ja) | Ｆｅｔミキサ | |
| JPH0265402A (ja) | 分布定数線路型振幅変調器 | |
| JPH0738350A (ja) | 電力増幅器 | |
| JPH0715255A (ja) | 電力増幅器 | |
| JPH0756504Y2 (ja) | 周波数変換装置 | |
| JPS6139604A (ja) | 半導体集積回路 | |
| JP2533226B2 (ja) | 混合回路 | |
| JPH0837425A (ja) | 低歪みミキサ | |
| JPS5531327A (en) | Microwave amplifier | |
| JPH06310942A (ja) | 周波数変換器 | |
| JPS62181512A (ja) | マイクロ波ミキサ− |