JPS6138656B2

JPS6138656B2 -

Info

Publication number: JPS6138656B2
Application number: JP53044496A
Authority: JP
Inventors: Taku Arazeki
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1978-04-14
Filing date: 1978-04-14
Publication date: 1986-08-30
Also published as: DE2914945A1; US4284859A; CA1130027A; FR2423098B1; FR2423098A1; JPS54136253A; DE2914945C2

Description

【発明の詳細な説明】本発明は電話回線に用いられる二線四線変換の
ための適応形電子ハイブリツド回路に関する。

一般の電話回線は加入者の近傍では二線回線で
構成され長距離回線は四線回線で構成されてい
る。これら二線、四線回線の変換のためにハイブ
リツド回路が用いられる。また、二線回線におい
ても信号増幅のためまたは電子交換において二線
から四線または四線から二線に変換されることが
あり、この場合もハイブリツド回路回路が用いら
れることがある。

従来、ハイブリツド回路はトランスフオーマを
用いて構成されているが、近年トランスフオーマ
のかわりに能動素子を用いた電子ハイブリツド回
路が出現してきている。これらハイブリツド回路
には線路（特に二線回線）のインピーダンスと整
合の良い終端インピーダンスまたは平衡インピー
ダンスを用いる必要がある。これらのインピーダ
ンスの整合が十分でない場合には、良く知られて
いるように、シンキング、発振およびエコーのよ
うな通話障害となる現象を引き起こす。従つて、
十分注意して終端インピーダンスの整合をとらな
ければならない。しかしながら線路のインピーダ
ンスは線路の長さおよび他端における終端インピ
ーダンスにより変化するため二線回線のインピー
ダンスは線路毎または加入者毎に異なつた値をと
る。従つて、固定のインピーダンスで終端した場
合はかなりの不整合を生じることがある。

従来の電子ハイブリツド回路を示す第１図の例
では、四線側の入力端子から受信信号ｖ_rは入力
されインピーダンス素子１０をとり、端子１から
二線回線に供給される（ｖ）。また、二線回線の
他端から送られてきた信号は加算器２０をとおり
四線側の出力端子３から送信される（ｖ_s）。四線
側の受信信号ｖ_rは加算器２０において−1/2の係
数が乗ぜられて二線回線の信号ｖと加算されるた
め、二線回線のインピーダンスとインピーダンス
素子とが整合した場合には、加算器２０の出力に
は二線回線の他端から送られた信号のみが現われ
る。しかし、一般には前述のとおり、インピーダ
ンスの整合が十分でないため四線側の受信信号ｖ
_rのかなりの部分が端子３に漏れて出ることがあ
る。

第２図は従来の電子ハイブリツド回路の他の例
を示す。

この例において四線側受信信号ｖ_rは端子５か
ら与えられ、インピーダンス４１から端子１をと
おり二線回線に供給されると同時に加算器２０に
入力される。四線側の受信信号ｖ_rはインピーダ
ンス４２から加算器２０に入力される。加算器２
０はこれら二つの入力された信号の位相を反転し
て加算する。従つて、もし二線回線のインピーダ
ンスと平衡インピーダンス１０とが等しい場合に
は四線側受信信号ｖ_rは加算器２０の出力端子，
４に現われない。二線の他端に加えられた信号の
みが加算器２０の出力端子３，４に現われる。し
かし、一般の二線回線では前述のとおりインピー
ダンスが変化するため平衡条件がくずれ四線の受
信信号ｖ_rの一部が端子３，４に漏れ出ることに
なる。一般の二線回線には給電のため高い直流電
圧または呼び出し音等の大振幅の交流が乗るため
耐圧の高い素子の選択が必要であるため従来は第
１図の構成よりも第２図の構成を多く用いてい
る。

本発明の目的はすべての回線に対し不整合の少
ない適応形電子ハイブリツド回路を提供すること
にある。

本発明のハイブリツド回路は、二線四線変換点
に用いられ、一端が四線側受信信号により駆動さ
れ他端が二線回線の端子に接続されており二線回
線の特性に従つて適応的にインピーダンスが変化
する適応形インピーダンス回路と、前記四線側受
信信号の半分の値と前記二線回線の端子の信号と
を位相を逆にして加え四線側送信信号として出力
する加算器とから構成されている。

また、本発明ハイブリツド回路は、二線四線変
換点に用いられ、適応的にインピーダンスを修正
る適応形インピーダンス回路と、四線側受信信号
を二線回線の端子に供給する第１のインピーダン
スと、前記四線側受信信号を前記適応形インピー
ダンス回路に供給する第２のインピーダンスと、
前記第２のインピーダンスと前記適応形インピー
ダンス回路の接続点の信号と前記二線回線の端子
の信号とを位相を逆にして加える加算器とから構
成されている。

次に図面を参照して本発明を詳細に説明する。

第３図は本発明の適応形電子ハイブリツド回路
の第１の実施例を示す図である。第１図に関連し
て説明したように二線回線のインピーダンスと終
端インピーダンス回路１０とが整合すれば四線側
受信信号のみが存在する場合には四線側の端子３
には信号が現われない。

第３図において、四線側受信信号ｖ_rのみが存
在するとき整合状態にあれば端子３に信号はない
はずであるから、もし端子３に信号ｖ_sが現われ
たならば、適応形終端インピーダンス回路５０に
入力し、信号ｖ_sを最小にするように適応形イン
ピーダンス回路５０内の定数が修正されてより整
合がとれるように適応動作が行なわれる。二線回
線の他端に信号がある場合には、正しい修正を行
うことができないため適応動作が停止される。こ
の様にして、特殊な信号を用いずに会話音声等回
線を流れるすべての信号を用いて二線回線のイン
ピーダンスと終端インピーダンスとの整合をとる
ことができる。

本実施例の如く適応的なインピーダンスで終端
することにより二線回線での反射も減るため二線
回線における増幅のために用いられる双方向中継
器の利得を従来のものよりも大きくとることがで
きるようになる。

第４図は本発明の他の実施例であり、適応形イ
ンピーダンス回路５０は四線側送信信号ｖ_sが小
さくなるように適応動作が行なわれる。

第５図は本発明に用いる適応形インピーダンス
回路を示す図である。本実施例ではインピーダン
ス素子５１が端子７に接続され、インピーダンス
素子５１の両端の電圧差が適当な伝達特性Ｋを持
つ制御回路５３に入力される。

制御回路５３の入力インピーダンス大、出力イ
ンピーダンス小とすれば端子７とアースとの間の
インピーダンスＺは素子５１の加算器側の電圧
と、加算器出力電圧とが等しい条件ｖ−Ｚ_i．ｉ＝ｖ_r＋Zi.i.K からｖ＝Ｚ_i（１＋Ｋ）ｖ_r が得られ、これからＺ＝Ｚ_i（１＋Ｋ） ……(1) で与えられる。

第３図の実施例において、二線回線に接続され
るのは端子７、つまり、インピーダンス素子５１
だけとなる。インピーダンス素子５が抵抗器で構
成された場合給電回路等の設計が容易となる。整
合ずれを表わす信号（本実施例の場合は四線側送
信信号ｖ_s）を端子９から入力し制御回路５３は
信号ｖ_sが最小となる様に自らを修正する。信号
ｖ_sを最小とするアルゴリズムは次のようにして
求められる。

第３図の構成において、二線回線の他端からの
信号がないとき、二線回線のインピーダンスをＺ
_Lとすると、ｖ_r＝ｉ（Ｚ＋Ｚ_L），ｖ＝iZ_Lなのでｖ_s＝ｖｖ_r／２＝Ｚ−Ｚ_Ｌ／２ｉ ……(2) が得られる。Ｚ_L＝Ｚ_i（１＋Ｌ）と表わされるも
のとして(1)，(2)式からｖ_s＝Ｋ−Ｌ／２Ｚ_i・ｉ ……(3) が得られる。(3)式のＺ_i・ｉは第５図のインピー
ダンス素子５１の両端の電位差にあたる。

伝達関数Ｋが各々直交している複数個の関数
F₀，F₁，……，Ｆ_N―₁）に重み（k₀，k₁，…
…，ｋ_N―₁）を乗じたもので表わされるものとす
る。つまり、但し、Ｎは二線回線のインピーダンスを近似す
るのに十分な値とする。

次に、ｖ_sを最小にするときのｋ_iの調整につい
て述べる。ここで、便宜のため、（ｖ_s）^２を使用
し、この（ｖ_s）^２を小さくするために（ｖ_s）^２
をｋ_i（ｉ＝０，１，……，Ｎ―１）で偏微分す
ると、 ∂／∂ｋ_ｉ（ｖ_s）^２＝2v_s・Ｆ_i．Ｚ_i・ｉ ……(5) が得られる。この(5)式は正の値をとるため、ｖ_s
を小さくするには、ｋ_iを(5)式の中のＦ_i・Ｚ_i．ｉ
を用いて小さくなるよう調整すればよい。すなわ
ちｋ^ｉ＋１ _ｉ＝ｋ^ｉ _ｉ−ｇ・ｖ_s．Ｆ_i・Ｚ_i．ｉ……(
6) により調整する。ここで、ｇは１より十分小さな
値、Ｆ_i・Ｚ_i・ｉは信号Ｚ_i・ｉを関数Ｆ_iに通した
結果、ｋ^ｊ＋１ _ｊは時刻（ｊ＋１）におけるｋ_i、およ
びｋ^ｊ _ｉは時刻ｊにおけるｋ_iである。この(6)式は、
ｖ_sの関数_１とＦ_i・Ｚ_i．ｉの関数_２によりｋ^ｊｉ＋１ _ｉ＝ｋ^ｊ _ｉ−〓・_１（ｖ_s） _２（Ｆ_i・Ｚ_i・ｉ） ……(7) とすることができる。但し、_１，_２は任意の
非減少関数である。また、〓は１より十分小さな
正数である。

第６図は(7)式に基く第１の実施例をさらに詳細
に示す図である。

インピーダンス素子５１の両端の電位差は演算
増幅器１９１を中心とした加算回路により求めら
れ関数回路１６０，１６１および１６２を通り減
衰器１６７，１６８および１６９に加えられる。
演算増幅器１９２と数本の抵抗器で総和がとら
れ、加算器５２に入力される。加算器５２は端子
８から入力された信号ｖ_sと演算増幅器の出力と
の和をインピーダンス素子５１に供給する。第６
図では関数回路１６０を通つた信号の重み係数が
一定でであるが、関数回路１６１および１６２を
通過した信号に対しては重み係数kiが制御され
る。重み係数は、(7)式に従つて_２を表わす非線
形回路１６３，１６４，_１を表わす非線形回路
１８１、それらの積をとる乗算器１６５，１６６
及び積分器１７０，１７１で求められる。今、関
数_１および_２がそれぜろ第７図および第８図
のように表わされる場合、乗算器１６５および１
６６は＋１，０，−１だけの掛算のみとなるため
回路構成が極めて簡単化される。なお、第７図で
参照英文字Ａは四線側受信信号ｖ_rの実効値ある
いはそれに関した値を一定の値だけ小さくしたも
のであり、平均値回路１８０で求められる。値Ａ
を導入することによりインピーダンスＺがある程
度二線回線のインピーダンスに近づき信号ｖ_sが
小さくなつたときは重み係数ｋ_iの修正が停止す
る。また、信号ｖ_sの信号レベルが信号ｖ_rの信号
レベルより大きくなつた場合には、二線回線の他
端からの信号があると思われるので比較回路１８
２は非線形回路１８１の出力を０にするように指
令を出力し修正を停止する。

第６図の関数回路１６０〜１６２としては積分
器または微分器を用いてもよいし、遅延回路を用
いてトランスバーサルフイルタを構成してもよ
い。この場合、数個の遅延回路をカスケード接続
し、各遅延回路の出力を関数回路１６０〜１６２
の出力に対応させればよい。また、第６図の関数
回路１６０に対する重み係数は予めわかつている
ものとしたが、予め決定できない場合には、減衰
器１６７をも制御できるようにしなければならな
い。

第６図の構成を採用すると、簡単な回路構成と
なりしかも集積化が可能であり、大幅なコストダ
ウンが期待できる。

なお、第６図の説明で(7)式を導くため第３図の
実施例に従つたが第４図の実施例に基づいた場合
も同じ効果が期待できる。

第９図は本発明に用いる適応形インピーダンス
回路の他の実施例である。第９図では、端子７と
アースとの間のインピーダンスＺは、第５図にお
いて説明した方法と同様にして、Ｚ＝Ｚ_i／（１−Ｋ） ……(8) となる。この場合、(2)式を用いて第１の実施例と
同様な構成を導くこともできるが、ここではさら
に別な構成例を示す。第３図からｖ_s＝ｖ−ｖ_r／２ｖ＝Ｚ_Ｌ／Ｚ_Ｌ＋Ｚｖ_r であるからｖ_s＝Ｚ_Ｌ−Ｚ／２Ｚ_Ｌｖ ……(9) が導かれる。ここで、二線回線のインピーダンス
がＺ_L＝Ｚ_i／（１−Ｌ）で最適な近似ができるも
のとすれば、ｖ_s＝Ｌ−Ｋ／２（１−Ｋ）ｖ ……(10) となる。もし、Ｌが１に比べ十分に小さければ、
(9)式をもとに制御回路５３は第４図および第５図
に示したものと同様に構成でき、ただ重み係数の
修正式（(7)式）で減算を加算にZi・ｉをｖで置き
かえるだけでよいことがわかる。もし、Ｌが１に
比べ無視できない場合には、次のように調整す
る。すなわち、第９図の回路において、端子８お
よび９の電圧をそれぞれ零とし、端子７の電圧お
よび電流をそれぞれｖ_sおよびｉ_sとすると、ｖ_s＝ｉ_s・Ｚ_i／（１−Ｋ） ……(11) であるから(10)式はｉ_s・Ｚ_i＝Ｌ−Ｋ／２ｖ ……(12) となる。ｉ_s・Ｚ_iはインピーダンスＺ_iの両端の電
圧である。ｉ_s・Ｚ_iを最少にするためのアルゴリ
ズムとして第１の実施例と同様にｋ^ｊ＋１ _ｉｋ＝ｋ^ｊ _ｉ＋ｇ・ｉ_s・Ｚ_i・Ｆ_i・ｖ……(
13) の修正アルゴリズムが得られる。さらに、演算簡
単化のために(7)式と同様にｋ^ｊ＋１ _ｉ＝ｋ^ｊ _ｉ＋Δ_１（ｉ_s・Ｚ_i） _２（Ｆ_i・ｖ） ……(14) とすることができる。

第１０図は（14）式に基づく第９図の適応形イ
ンピーダンス回路の詳細図である。第１０図にお
いて減衰器１６８と１６９の制御は（14）式から
わかるように信号ｖとｉ_s・Ｚ_iとを用いて行われ
る。第１０図では、インピーダンス素子５１と演
算増幅器１９０〜１９２とで作られるループで適
応形インピーダンス回路の主要部が構成されてい
る。信号ｖ（端子７）は演算増幅器２９０から関
数回路２６１および２６２をとおり非線形回路１
６３，１６４に入力される。端子９が与えられた
信号ｖ_sはインピーダンス素子２５０に加えられ
る。インピーダンス素子２５０と演算増幅器２９
２〜２９４とでなすループはインピーダンス素子
５１を含むループと同じインピーダンスを持つて
いる。従つて、インピーダンス素子２５０の両端
の電位差はｉ_s・Ｚ_iとなる。信号ｉ_s・Ｚ_iは非線
形回路１８１に入力され、第１の実施例と同様に
修正が進められる。

二線回線は平衡回線となつていることが多い。
この場合は、上述の適応形インピーダンス回路
（例えば、第５図または第９図の回路）を二回路
用いて、二回路の端子８から各々に逆相に電圧を
与え二回路の端子７をそれぞれ二線回線の端子に
与えれば良い。しかし、回路を二重に用いるのは
無駄が多い。

第１１図は平衡二線回線に用いられる適応形イ
ンピーダンス回路を示す図である。

第１２図は平衡二線回線に用いられる適応形イ
ンピーダンス回路の他の例を示す図である。第１
１図および第１２図において端子７および７′は
平衡二線回線に接続される。これらの例において
は、新たに追加する手段は反転回路５２′とイン
ピーダンス素子５１′だけである。

適応形インピーダンス回路を第５図及び第９図
に例示したが、両者を結合したのもの、つまり端
子７と８の電圧を任意の制御回路に加えさらにイ
ンピーダンス素子５１の両端の電圧を他の任意の
制御回路に加えてそれぞれの制御回路を適応的に
修正する構成を採用することも考えられる。

以上述べたように、本発明を用いれば、簡単な
構成で回路の集積比が可能でありかつ全ての回線
において反射の少ない適応形電子ハイブリツド回
路が実現できる。

【図面の簡単な説明】

第１図は従来の電子ハイブリツド回路の一例を
示す図、第２図は従来の電子ハイブリツド回路の
他の例を示す図、第３図は本発明の一実施例を示
す図、第４図は本発明の実施例を示す図、第５図
は本発明に用いる適応形インピーダンス回路の第
１の例を示す図、第６図は第１の実施例を詳細に
示す図、第７図は関数_１を示す図、第８図は関
数_２を示す図、第９図は本発明に用いる適応形
インピーダンス回路の第２の例を示す図、第１０
図は第９図を詳細に示す図、第１１図は本発明に
用いる適応形インピーダンス回路の第３の例を示
す図および第１２図は本発明に用いる適応形イン
ピーダンス回路の第４の例を示す図である。第３図，第４図，第５図，第６図，第９図，第
１０，第１１図及び第１２図において、１，２，
３，４，５，６，７，７′，８，９…端子、２０
…加算器、３０…バツフアアンプ、５０，５０′
…適応形インピーダンス回路、５１，５１′…イ
ンピーダンス素子、５２…加算器、５２′…反転
回路、５３…制御回路、１５１〜１５９…抵抗
器、１６０，１６１，１６２…関数回路、１６
３，１６４…非線形回路、１６５，１６６…乗算
回路、１６７〜１６９…減衰器、１７０，１７１
…積分器、１７３〜１７５…抵抗器、１８０…平
均値回路、１８１…非線形回路、１８２…比較回
路、１９０〜１９２…演算増幅器、２５０…イン
ピーダンス素子、２５１〜２５８…抵抗器、２６
１，２６２…関数回路、２６７〜２６９…減衰
器、２７３〜２７９…抵抗器、２８０〜２８２…
関数回路、２９１〜２９４…演算増幅器である。

Claims

【特許請求の範囲】１二線四線変換点に用いられる適応型電子ハイ
ブリツド回路において、四線側受信信号にあらか
じめ定まつた値を乗じた信号と二線回線の端子の
信号とを逆相に加えて四線側送信信号として出力
する加算器と、一端が前記四線側受信信号により
駆動され他端が前記二線回線の端子に接続されて
おりさらに前記四線側送信信号を入力し前記四線
側送信信号が小さくなるように適応的にインピー
ダンスが変化する適応形インピーダンス回路とを
有することを特徴とする適応形電子ハイブリツド
回路。２二線四線変換点に用いられる適応型電子ハイ
ブリツド回路において、一端が第１のインピーダ
ンスを介して四線側受信信号により駆動され他端
がアースに接続されておりさらに四線側送信信号
を入力し前記四線側送信信号が小さくなるように
適応的にインピーダンスが変化する適応形インピ
ーダンス回路と、前記四線側受信信号を二線回線
の端子に供給する第２のインピーダンスと、前記
第１のインピーダンスと前記適応形インピーダン
ス回路との接続点の信号と前記二線回線の端子の
信号とを逆相に加えて前記四線側送信信号として
出力する加算器とを有することを特徴とする適応
形電子ハイブリツド回路。