JPS613450A - 三次元光結合共有メモリ集積装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、メモリ用コンデンサおよびそのコンデンサを
オン・オフするスイッチ用トランジスタよりなるメモリ
セルを三次元的に積層して集積した三次元メモリ集積装
置、特に、隣接層のメモリセル間を光学的に結合させて
メモリ内存をコピーして共有し得るようにした三次元光
結合共有メモリ集積装置に関し、簡単な構成の結合路に
ょ９メモリセル間の時間遅延を低減して高速化し得るよ
うにしたものである〇 （従来技術〕　　。

一般に、図形処理や音声認識等のパターン認識に基づく
情報処理に際しては、複数種類の標準パターンと処理対
象の情報パターンとのパターン照合を反復して行なうな
ど、数多の演算処理を並列に行なって情報処理を高速化
することが要求されている。かかる並列演算処理を高速
化するためには、多数のプロセッサを並列に動作させる
とともに、各プロセツザ内のメモリ内容を相互に結合さ
せて類似の情報処理を同時に進行させるための共有メモ
リ装置が必要となる〇 （問題点） しかしながら、従来のように集積すべき回路素子を単に
二次元的に配置するに過ぎないＬＳＩ技術によっては、
かかる二次元的集積回路における回路素子間の結合用配
ｆｉ！による信号伝送の時間遅延が大きく、したがって
、回路構成が複雑になるほど、その時間遅延が増大する
ので、上述のような並列動作による情報処理の高速化を
実現するうえで、大きい障害になるという欠点があった
０（発明の目的） 本発明の目的は、上述した従来の欠点を除去し、冒頭に
述べた種類の三次元メモリ集積装置において積層した２
次元集積回路の層間を立体的に結合させて、従来の二次
元集積回路における回路素子間の信号伝送の時間遅延を
避け、層間における短絡的な回路素子間結合により、前
述した並列情報処理に必要な信号伝送の高速化を容易に
した三次元共有メモリ集積装置を提供することにある。

本発明の他の目的は、上述した層間における短絡的な回
路素子間結合を、対応する層に発光素子と受光素子とを
対向配置すれば、現実に眉間に配線を施す必要のない光
結合を用いた三次元光結合共有メモリ集積装置を提供す
ることにあるＯ（発明の要点〕 すなわち、本発明三次元光結合共有メモリ集積装置は、
それぞれメモリ用コンデンサおよびそのコンデンサをオ
ン・オフするスイッチ用トランジスタよりなる複数個の
メモリセルとそれらのメモリセルを制御するアドレス線
並びにそれらのメモリセルにデータの書込みおよび読出
しを行なうデータ線とを半導体基層の表面に二次元的に
集積した複数個の集積メモリ層を絶縁層をそれぞれ介し
て積層し、前記メモリセルに発光素子と受光部および光
スイッチ部を兼ねる受光素子とを組合わせて前記集積メ
モリ層の相互間に光結合を施すとともに、その光結合に
よりオンした前記光スイッチ部を介して前記トランジス
タをオンさせるバイアス線を設けることにより、互いに
隣接する前記集積メモリ層のうち、一方の前記集積メモ
リ層の前記メモリセルに書込んだデータを前記光結合に
より他方の前記集積メモル層の前記メモリセルにコヒー
シ得るように構成したことを特徴とするものである。

（発明の構成） 以下に図面を参照して本発明の詳細な説明する。

しかして、本発明三次元光結合共有メモリ集積装置の基
本的構成の例を第１図（ａ）〜（Ｃ）に示して説明する
に先立ち、本発明装置の基本的構成の基礎をなす冒頭に
述べた種類のメモリセルの従来構成を第２図に示す。

図示の構成によるメモリセルは、いわゆるｌＭＯＳダイ
ナミック型メモリセルであ゛す、基板をなすシリコン半
導体層６の上面近傍に不純物をドープしてドレイン領域
りおよびソース領域Ｓを形成するとともに、シリコン半
導体層６の上面に酸化硅素（Ｓｉｎ、　）絶縁層を被着
形成し、そのＳｉｎ、絶縁層６を介し、ドレイン領域り
とソース領域Ｓとを橋絡する位置にゲート電極層Ｇを形
成してＭＯＳ型電界効果トランジスタ４を構成し、つぎ
に述べるメモリ用コンデンサをオン・オフするスイッチ
として作用させる。すなわち、ＭＯＳトランジスタ４の
ソース領域Ｓに接続−した導電層Ｅ□と草の導電層Ｅ□
とＳｉｎ、絶縁層５を介して近接対向する接地導電層Ｅ
２とを形成して、それらの導電層Ｅ１．Ｅ。

を両電極とするメモリ用コンデンサ８を構成し、ＭＯＳ
スイッチ４により書込み読出しを制御する〇さらに、Ｓ
ｉｎ、絶縁層５をそれぞれ貫通してＭＯＳトランジスタ
４のゲート電極層Ｇおよびドレイン領域りにそれぞれ接
続したアドレス線１およびデータ線２を５ｉｂＱ絶縁層
５上に被着形成しである。

上述のように構成し７’Ｃ第２図示のｌ　ＭＯＳダイナ
ミック型メモリセルはっぎのように動作する＠まず、ア
ドレス線１に電圧を印加してＭＯＳ　）ランリスタ４よ
りなる書込み読出しスイッチをオン状態にしておき、デ
ータ線２からその書込み読出しスイッチ４を介してデー
タをメモリ用コンデンサ８に供給し、そのデータを蓄積
電荷の形態にして記憶させる。かかる記憶データをメモ
リ用コンデンサ８から読出すには、同じくアドレス線１
に電圧を印加してオン状態にしたＭＯＳスイッチ４を介
してメモリ用コンデンサ８から流出する電荷の形態のデ
ータをデータ線２により取出す０従来慣用のメモリ集積
装置においては、がかる構成の１［０８メモリセルをシ
リコン牛導体基板の表面に二次元的に配置しており、し
たがって、同一基板上のメモリセル間を結合させる配線
は、二次元配置したメモリセルの間を縫って配置するの
で、長大とならざるを得す、信号伝送に時間遅延が生ず
るのは止むを得なかった◇ かかるＩ　ＭＯＳダイナミック型メモリセルの構成を基
礎にして複数の二次元メモリ集積回路を三次元的に積層
した形態をなす本発明三次元光結合共有メモリ集積装置
の基本的構成について、その側断面図を第１図（ａ）に
示し、上面図を第１図Φ）に示し、一部を破断した斜視
図を第１図（Ｃ）に示す、・第１図（ａ）を第２図と対
比すれば明らかな、とおυ）本発明共有メモリ集積装蓋
において三次元的に積一層した各二次元メモリ集積層の
メモリセルは、前述し７’ＣＩ　ＮＯＳダイナミック原
メ子メモリセル成に本発明の目的達成に必要な変更を施
したものでア夛・第１図（ａ）〜（０）における第２図
と同一の構成要素には同一の記号を付して示しである。

しかして、第２図示の従来構成に本発明により施した変
更はつぎのとおシである。

すなわち、順次に積層して本発明共有メモリ集積装置を
なす各二次元メモリ集積層においては、シリコン半導体
層６の表面に第２図と全く同様にＩ　ＭＯＳダイナミッ
ク型メモリセルを形成するとともに、ＭＯＳトランジス
タ４のドレイン領域りに牛ば重畳して接続した受光素子
８をシリコン半導体層６０表面に形成し、その受光素子
８に重畳して発光素子？およびデータ転送線９を順次に
積層被着しであるＯｌた、受光素子８に半ば重畳して、
ドレイン領域りと同様にドープした導電領域Ｄａをシリ
コン半導体層６の表面近傍に形成し、Ｓｉｎ。

絶縁層、ｂを貫通して導電領域Ｄａに接続するデータコ
ピー線１０をｓｉｏ、絶縁層６上に被着形成し、さらに
、Ｓ１０絶縁層５の全面を覆って他のＳｉＯ絶縁層５ａ
を被着しである。

かかる構成のメモリセルを各層上に、第１図Φ）に示す
ように、二次元配置するとともに、各層のメモリセルに
おける発光・受光素子群？、８．９の位置を上下に正確
に一致させて各二次元メモリ集積層を積層すると、各層
の発光・受光素子群？。

８．９は、透明とするｓ：ｉｏ２絶縁層５ａおよびシリ
コン半導体Ｎ６を介し、例えば第（ｉ−１）層１１の発
光素子７から発する光１８を第１層１２の受光素子８が
受けることにより、光学的に結合する〇したがって、上
下層１１．１２のメモリセルは、最短距離をもって相互
に結合し、迅速に信号伝達を行ない得ることになる。

４お、上述の構成に用いる発光素子７は、例えば、ｐ−
ｎ接合を有するＧａＡｓ層によって構成し、また、受光
素子８は、例えばゲルマニウム層によって構成し、例え
ば・下層の第（ｉ−１）層１１の発光素子７におけるｐ
−ｎ接合にデータ転送線９によって印加した順バイアス
電圧に応じて発生した光１Ｂを上層の第１層１２の受光
素子８が受けてその受光素子８内に電子・正孔対を生成
し、光伝導型の光スイッチ素子として機能する。

なお、下層の第（ｉ−１）層１１の発光素子フを発光さ
せて上層の第１層１ｚの受光素子８により受光する場合
に、その間に介在するＳｉＱ　ｌｐ３緑層５２　　　　
　　　　　ａ は透明で光’１８をほとんど吸収しないが、シリコン半
導体層６は、本来不透明な材料よりなっているので光１
８を吸収する０しかし、光１８の吸収の比率はわずかで
あり、シリコン半導体層６の厚さを１μｍすなわち１０
副としたときにこのシリコン箪導体層６を通過する光１
Ｂの吸収は６％程度に過ぎず、実際にはほとんど支障を
生じない。

一方、受光素子８を構成するゲルマニウム層は、その層
厚を０．４μ洛すなわち４　Ｘ　１０−’ｚとしたとき
に入射光の７０％を吸収し、高効率の受光が可能でおる
０ なお、上述した各素子は、いずれも、適切なノ（ターニ
ングのもとに分子線エピタキシー法によって形成するこ
とができるＯ 第１図示の構成による本発明三次元光結合共有メモリ集
積装置の記憶動作、特に、記憶内容コピーの動作はっぎ
のようにして行なわれる。

すなわち、例えば、第（ｉ−１）層１１・のメモリ用コ
ンデンサ８に選択的にデータを書込む際には、第２図示
の従来のｌ　ＭＯＳダイナミック型メモリセルにおける
と同様に動作させ、アドレス線ｌに電圧を印加してＭＯ
Ｓスイッチ４をオン状態にして・データ線２からメモリ
用コンデンサ８にデータを書込む。第（ｉ−１）層１１
におけるかかるデータ書込みの際に、メモリ内容の同一
データを同時に第１層１２のメモリ用コンデンサ８にも
コピーして書込むには、前述した層間の光結合を用いる
Ｏすなわち、上述したｆｆｇ（ｉ−１）層１１のメモリ
用コンデンサ８へのデータ書込みと同時に、その層１１
のデータ転送線９にも電圧を印加して、発光素子７に重
畳した受光素子に接するドレイン領域りに接続したデー
タ線２にデータ符号電圧が印加されたときに、上下の印
加電圧に挾まれた発光素子７が発光するようにしておく
とともに、メモリ内容のコピーを行なうべき層、例えば
直上の第１層１２においても、アドレス線１に電圧を印
加してＭＯＳスイッチ４をオン状態にしておくとともに
、データコピー線１０にも電圧を印加しておく。

かかる状態において、第（ｉ−１）層１１のデータ線２
にデータ信号電圧が印加されると、上述したようにして
その層１．１のメモリ用コンデンサ８にデータが書込ま
れると同時に、データ線２の信号電圧印加の都度、発光
素子７が発光し、その元１Ｂを受光した第１層１２の受
光素子８が兼ねる光伝導型光スイッチがその都度オン状
態となる。

しかして、その光伝導型光スイッチ８を介して接続され
るべき導電領域Ｄａに接続したデータコピー線ｌＯには
電圧が印加されているので、光スィッチ８がオン状態と
なる都度、データコピー４１１１０の印加電圧が導電領
域Ｄａおよび光スィッチ８を介してドレイン領域りに印
加され、そのドレイン領域ＤＫ接続したデータａ２にデ
ータ信号電圧が印加すしたのと同じ状態となシ、アドレ
ス線１へノミ圧印加によジオン状態となっているＭＯＳ
スイッチ４を介して、第（ｉ−ｉ）層１１のデータ＃！
２により印加されたデータ信号電圧どおシのデータが第
１層１２のメモリ用コンデンサ８にコピーシテ書込まれ
ることになる。

本発明３次元光結合共有メモリ集積装置における各層内
においては、第８図に示すように各層毎に設けた演算処
理装置（ＣＰＵ）　１５の制御のもとに、各層毎のメモ
リ内容のデータを用いてそれ・それ所要の情報処理を行
なうとともに、そのメモリー内容を！ｅ−１．ｆｃ１％
す内容０デー′を用“１例えば類似の情報処理を並列に
行なうことにな９、かかる各層毎の情報処理は制御剤０
ＰＵ１．４により総括して系統的に制御される。なお、
各層間は、図示の光１８により下層から上層に向けて順
次に光結合され、所要の並列動作が行なわれるが、かか
る光結合がなされない最上層と最下層との間には、必要
に応じ、慣用の光ループ１６を設けて同様の光結合を行
なわせることもできる。

また、以上の説明においては、各層毎に受光素ｆ−８の
上に発光素子７を重ねて配置し、下層から上層へのみ光
結合がなされるようにしたが二発光素子７と受光素子８
との重畳の順序を上下反転させて、上層から下層へ光結
合がなされるようにすることもできる０さらに、連続し
て積層した複数層のメモリ用コンデンサ８に、上述した
コピー動作を同時に行なわさせて、同一メモリ内容を書
込むこともでき、その際、同一メモリ内容をメモリ用コ
ンデンサ８にコピーして書込む必要のない層については
、アドレス線１に電圧を印加せずに、その層の受光素子
８および発光素子７にニジ光１８の中継のみを行なわせ
るようにすることもできる０ また、以上の説明においては、各構成要素の材料に特定
の半導体材料名−を挙げたが、本発明はそれらの材料に
よって構成した場合に限られるものではなく、本発明の
要旨を逸脱しない限シ、任意の材料をもつそ各構成要素
を形成することができる０例えば、半導体層１は、シリ
コンとする他、ＧａＡｊＡｓ系をはじめとする■−■族
化合物半導体およびその組合わせによる多層構造あるい
はアモルファス半導体層とすることもでき、絶縁層５．
５ａもＳｉｏ２とする他、集積回路に慣用の広汎な範囲
の他の絶縁材料や不純物を添加しない半絶縁性半導体材
料をもって形成することもできる。一方、発光素子は、
受光素子よりエネルギーギャップの大きい半導体材料を
用いて形成する点を考慮しさえすれば、ペテロ接合を含
む■−ｖ族および■−■族の化合物半導体の組合わせる
るいはアモルファス半導体の組合わせによって形成する
こともできる。なお、これらの材料による各構成要素の
形成には、一般に周知慣用の気相成長法あるいは液相成
長法を用いることもできる。

（効果） 以上の説明から明らかなように、本発明によれば、三次
元メモリ実損装置における各層間を発光素子と受光素子
、との組合わせにより光学的に結合させるので、簡単な
回路構成により、信号伝達に時間遅延を生ずること力＜
、高速の並列演算処理を行なうことが可能となυ、図形
処理や音声認識等のパターン認識を主とする情報の並列
演算処理が不可避の情報処理技術分野における実用上の
効果は極めて顕著である。

【図面の簡単な説明】

一部１図（ａ）、（ｔ））および（Ｃ）は本発明三次元
光結合共有メモリ集積装置の構成例をそれぞれ示す側断
面図、上面図および一部破断した斜視図、第２図はＩ　
ＭＯＳダイナミック型メモリセルの従来構成を示す側断
面図、 第８図は本発明三次元光結合共有メモリ集積装置におけ
る各層間の概略構成の例を模式的に示す斜視図である０ １・・・アドレス線　　　　２・・・データ線８・・・
メモリ用コンデンサ４・・・ＭＯＳスイッチ５．５・・
・ＳｉＯ絶縁層　　６・・・シリコン半導体層？・・・
発光素子　　　　　８・・・受光素子９・・・データ転
送線　　　　ｌＯ・・・データコピー線１１・・・第（
ｉ−１）層　　１２・・・第１層１８・・・元　　　　
　　　　１４・・・制御用ＣＰＵ１５・・・ＣＰＵ　　
　　　　　１６・・・光ループＤ・・・ドレイン領域　
　　Ｇ・・・ゲート電゛極層Ｓ・・・ソース領域　　　
　Ｄａ・・・導電領域Ｅ□、Ｅ２・・・導電層。 特許出願人　広　島　大　学　長 第１図（ａ） 第１図（ｂ）

Claims (1)

【特許請求の範囲】
1. １　それぞれメモリ用コンデンサおよびそのコンデンサ
   をオン・オフするスイッチ用トランジスタよりなる複数
   個のメモリセルとそれらのメモリセルを制御するアドレ
   ス線並びにそれらのメモリセルにデータの書込みおよび
   読出しを行なうデータ線とを半導体基層の表面に二次元
   的に集積した複数個の集積メモリ層を絶縁層をそれぞれ
   介して積層し、前記メモリセルに発光素子と受光部およ
   び光スイッチ部を兼ねる受光素子とを組合わせて前記集
   積メモリ層の相互間に光結合を施すとともに、その光結
   合によりオンした前記光スイッチ部を介して前記トラン
   ジスタをオンさせるバイアス線を設けることにより、互
   いに隣接する前記集積メモリ層のうち、一方の前記集積
   メモリ層の前記メモリセルに書込んだデータを前記光結
   合により他方の前記集積メモリ層の前記メモリセルにコ
   ピーし得るように構成したことを特徴とする三次元光結
   合共有メモリ集積装置。