JPS6133546A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS6133546A JPS6133546A JP15482484A JP15482484A JPS6133546A JP S6133546 A JPS6133546 A JP S6133546A JP 15482484 A JP15482484 A JP 15482484A JP 15482484 A JP15482484 A JP 15482484A JP S6133546 A JPS6133546 A JP S6133546A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction code
- control circuit
- address
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
- G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、命令コードを解読する解読回路の制御により
各種のデータ処理を実行する演算処理装置を単一半導体
基盤上に集積した情報処理装置(;関する。
各種のデータ処理を実行する演算処理装置を単一半導体
基盤上に集積した情報処理装置(;関する。
LSI技術の急速な進歩に伴い、マイクロコンピュータ
/マイクロプロセッサの性能は著しく向上し、価格対性
能比は著しく改善されつつある。
/マイクロプロセッサの性能は著しく向上し、価格対性
能比は著しく改善されつつある。
一方で、最新のLSI技術に見合った設計思想シー基づ
く、さらζ;処理能力の高いマイクロコンピュータ/マ
イクロプロセッサの要求も高く、〆次々と製品化され、
パーソナルコンピュータ等の情報処理機器C二応用され
ている。
く、さらζ;処理能力の高いマイクロコンピュータ/マ
イクロプロセッサの要求も高く、〆次々と製品化され、
パーソナルコンピュータ等の情報処理機器C二応用され
ている。
これら情報処理機器でも使用されるマイクロプロセッサ
の主流は8ビット並列処理型から16ビツトや32ビッ
ト並列処理型へ移行しつつある。
の主流は8ビット並列処理型から16ビツトや32ビッ
ト並列処理型へ移行しつつある。
ところが、設計思想の違いにより、従来の8ビット並列
処理型マイクログロセッf(以下、8ビツトマイコンと
記す)を使った情報処理機器(以下、8ビット機種と記
す)で稼動していた膨大な数のソフトウェアを16ビツ
ト並列処理型マイクロプロセツf(以下、16ビツトマ
イコンと記す)を使った情報処理機器(以下、16ビツ
トs1種と記す)で稼動させることができず、8ビット
機種用のソフトウェアを16ビツト機種上に移植したり
、あるいは全く新規に16ビツト機種用のソフト、フェ
アを開発する必要がある。しかし、開発費用、開発時期
、開発工数の制約で膨大な数にのぼるソフトウェアの移
植作業、新規の開発は不可能の状況にある。この問題の
解決案として、16ビツト機種(=も16ビツトマイコ
ンと8ビツトマイコンの両者を搭載し、従来の8ビット
機種用のソフトウェアも実行できる機能(以下、8ビッ
ト機種のエミュレーションと記す)を持たせたシステム
構成が考案され、使用されている。
処理型マイクログロセッf(以下、8ビツトマイコンと
記す)を使った情報処理機器(以下、8ビット機種と記
す)で稼動していた膨大な数のソフトウェアを16ビツ
ト並列処理型マイクロプロセツf(以下、16ビツトマ
イコンと記す)を使った情報処理機器(以下、16ビツ
トs1種と記す)で稼動させることができず、8ビット
機種用のソフトウェアを16ビツト機種上に移植したり
、あるいは全く新規に16ビツト機種用のソフト、フェ
アを開発する必要がある。しかし、開発費用、開発時期
、開発工数の制約で膨大な数にのぼるソフトウェアの移
植作業、新規の開発は不可能の状況にある。この問題の
解決案として、16ビツト機種(=も16ビツトマイコ
ンと8ビツトマイコンの両者を搭載し、従来の8ビット
機種用のソフトウェアも実行できる機能(以下、8ビッ
ト機種のエミュレーションと記す)を持たせたシステム
構成が考案され、使用されている。
第5図に従来使用されているこのような8ビット機種の
エミュレーション機能を有する16ビツト機種のシステ
ム構成図を示す。マイクロプロセラ−?1−1は16ビ
ツトマイコン、マイクロプロセラ−?1−2は8ビット
機種のエミユレーション用として設けられた8ビツトマ
イコンである。マイクロプロセッサ1−1とマイクロプ
ロセッサ1−2はエミュレーション制御回路1−64=
接続され、モミニレ−Vヨン制御回路1−6は外部デー
タバス1−4.。
エミュレーション機能を有する16ビツト機種のシステ
ム構成図を示す。マイクロプロセラ−?1−1は16ビ
ツトマイコン、マイクロプロセラ−?1−2は8ビット
機種のエミユレーション用として設けられた8ビツトマ
イコンである。マイクロプロセッサ1−1とマイクロプ
ロセッサ1−2はエミュレーション制御回路1−64=
接続され、モミニレ−Vヨン制御回路1−6は外部デー
タバス1−4.。
外部アドレスバス1−5を介してメモリ1−6、入出力
装[1−7と接続されている。メモリ1−6内にはマイ
クロプロセラf1−1とマイクロプロセラf1−2で実
行するグログラムと処理データが格納されている。16
ビツト機種用ソフトウェアを実行する時(以下、ネイテ
ィブモードと記す)はエミュレーション制御回路1−6
の制御でマイクロプロセラf1−1が外部データバス1
−4、外部アドレスバス1−51=接続され、メモリ1
−6内の16ビツト機種用のプログラムを実行し所定の
データ処理を行なう。また、8ビット機種のエミュレー
ション時(以下、エミュレーションモードと記す)は、
エミュレーション制御回路1−6の制御でマイクロ−プ
ロセッサ1−2が外部データバス1−4、外部アドレス
バス1−54n接続すtt、エミュレーション用必マイ
クロプロセツf1−2がメモリ1−6内の8ビット機種
用のプログラムを実行し所定のデータ処理を行うこと(
=よりエミュレーション機能が実現される。
装[1−7と接続されている。メモリ1−6内にはマイ
クロプロセラf1−1とマイクロプロセラf1−2で実
行するグログラムと処理データが格納されている。16
ビツト機種用ソフトウェアを実行する時(以下、ネイテ
ィブモードと記す)はエミュレーション制御回路1−6
の制御でマイクロプロセラf1−1が外部データバス1
−4、外部アドレスバス1−51=接続され、メモリ1
−6内の16ビツト機種用のプログラムを実行し所定の
データ処理を行なう。また、8ビット機種のエミュレー
ション時(以下、エミュレーションモードと記す)は、
エミュレーション制御回路1−6の制御でマイクロ−プ
ロセッサ1−2が外部データバス1−4、外部アドレス
バス1−54n接続すtt、エミュレーション用必マイ
クロプロセツf1−2がメモリ1−6内の8ビット機種
用のプログラムを実行し所定のデータ処理を行うこと(
=よりエミュレーション機能が実現される。
しかしながら、以上説明したような従来使用されている
エミュレーション機能内蔵の情報処理機器は、ネイティ
ブモード用のマイクロプロセッサとエミユレーション用
のマイクロプロセッサの複数マイクロプロセッサ構成で
あり、さらにこれら複数のマイクロプロセッサを制御す
る回路も内蔵しているため、必然的(ニジステム規模が
大きくなるという大きな欠点を有している。また、この
ような情報処理機器は、使用する部品点数を増大させ、
価格面での市場競争力を低下させるという経済的な欠点
を含んでいる。さらに、このような情報処理機器は、複
数のマイクロプロセッサを使用していても、常(;その
うちの1台しか動作状態にないため、システム資源の有
効利用が全く無視されており、システム資源の非効率的
運用という大きな欠点も含んでいる。
エミュレーション機能内蔵の情報処理機器は、ネイティ
ブモード用のマイクロプロセッサとエミユレーション用
のマイクロプロセッサの複数マイクロプロセッサ構成で
あり、さらにこれら複数のマイクロプロセッサを制御す
る回路も内蔵しているため、必然的(ニジステム規模が
大きくなるという大きな欠点を有している。また、この
ような情報処理機器は、使用する部品点数を増大させ、
価格面での市場競争力を低下させるという経済的な欠点
を含んでいる。さらに、このような情報処理機器は、複
数のマイクロプロセッサを使用していても、常(;その
うちの1台しか動作状態にないため、システム資源の有
効利用が全く無視されており、システム資源の非効率的
運用という大きな欠点も含んでいる。
本発明の目的は、マイクロコンピュータが有する演算処
理装置等のハードフェア資源を有効に利用した従来機種
または下位機種のエミュレーVヨン機能を有するマイク
ロコンピュータを提供することにある。
理装置等のハードフェア資源を有効に利用した従来機種
または下位機種のエミュレーVヨン機能を有するマイク
ロコンピュータを提供することにある。
本発明の情報処理装置は、解読回路から出力される命令
コードの解読情報と′s1の命令フードからアドレス情
報を生成するアドレス制御手段と、このアドレス情報に
基づいて′W11の命令コードから別の第2の命令コー
ドを生成する命令コード変換記憶手段と、第1の命令コ
ードと第2の命令コードの一方を選択して、これを演算
処理装置内の解読回路へ送出する命令コード選択手段と
を有することを特徴とする。
コードの解読情報と′s1の命令フードからアドレス情
報を生成するアドレス制御手段と、このアドレス情報に
基づいて′W11の命令コードから別の第2の命令コー
ドを生成する命令コード変換記憶手段と、第1の命令コ
ードと第2の命令コードの一方を選択して、これを演算
処理装置内の解読回路へ送出する命令コード選択手段と
を有することを特徴とする。
〔実施例〕
以下、図面を参照して本発明の詳細な説明する。第1図
は本発明の一実施例に係るマイクロコ ゛□ンビュー
タ2−1のブロック図で、演算処理装置2−2、コード
変換用メモリ(以下、変換メモリと配す)2−6、アド
レス制御回路2−4、内部アドレスバス2−5、アドレ
スバス端子2−6、内部データバス2=7 、データバ
ス端子2−8、命令コードセレフタ2−9から構成され
ている。演算処理装置2−2は、命令デコード回路2−
10、タイミング制御回路2−IL算術論理演算回路2
−12、汎用レジスタ2−16、プログラムカクンタ(
以下、PCと配す)2−14 、エミュレーション制御
回路2−15を含んでいる。演算処理装置2−2は命令
コードセレクタ2−9で選択された命令コードに応じて
必要なデータ処理を実行するもので、まず、命令デコー
ド回路2−10で命令コードのデコード処理を行ない、
続いてタイミング制御回路2−11でそのデコード結果
に応じた不図示の各種制御信号の出力タイミングを制御
する。なお、命令デコード回路2−10は、2バイト命
令判別信号2−16および、変換メモリ2−3を制御す
るために必要なページ指定信号2−17をアドレス制御
回路2−4に出力する。内部アドレスバス2−5は、ア
ドレスバス端子2−6と演算処理装置2−2を接続し、
演算処理装置2−2で処理されたアドレス情報をアドレ
スバス端子2−6から外部へ送出する。内部データバス
2−7はデータバス端子2−8と演算処理装置2−2と
アドレス制御回路2−4とを接続し、相互のデータ転送
C;使用される。変換メモリ2−6には本発明(;基づ
く命令コード変換テーブルが格納され、内部データバス
2−7上の命令コードで続出しアドレスが指定される。
は本発明の一実施例に係るマイクロコ ゛□ンビュー
タ2−1のブロック図で、演算処理装置2−2、コード
変換用メモリ(以下、変換メモリと配す)2−6、アド
レス制御回路2−4、内部アドレスバス2−5、アドレ
スバス端子2−6、内部データバス2=7 、データバ
ス端子2−8、命令コードセレフタ2−9から構成され
ている。演算処理装置2−2は、命令デコード回路2−
10、タイミング制御回路2−IL算術論理演算回路2
−12、汎用レジスタ2−16、プログラムカクンタ(
以下、PCと配す)2−14 、エミュレーション制御
回路2−15を含んでいる。演算処理装置2−2は命令
コードセレクタ2−9で選択された命令コードに応じて
必要なデータ処理を実行するもので、まず、命令デコー
ド回路2−10で命令コードのデコード処理を行ない、
続いてタイミング制御回路2−11でそのデコード結果
に応じた不図示の各種制御信号の出力タイミングを制御
する。なお、命令デコード回路2−10は、2バイト命
令判別信号2−16および、変換メモリ2−3を制御す
るために必要なページ指定信号2−17をアドレス制御
回路2−4に出力する。内部アドレスバス2−5は、ア
ドレスバス端子2−6と演算処理装置2−2を接続し、
演算処理装置2−2で処理されたアドレス情報をアドレ
スバス端子2−6から外部へ送出する。内部データバス
2−7はデータバス端子2−8と演算処理装置2−2と
アドレス制御回路2−4とを接続し、相互のデータ転送
C;使用される。変換メモリ2−6には本発明(;基づ
く命令コード変換テーブルが格納され、内部データバス
2−7上の命令コードで続出しアドレスが指定される。
また、変換メモリ2−6の出力は命令コードセレクタ2
−9(二接続される。変換メモリ2−6はLSI内部に
集積されているため電気的負荷容量が小さく、信号の遅
延が少ない。このため、低消費電力で高速動作が可能で
、命令コードの高速変換には最も適している。命令コー
ド、セレクタ2−9はエミュレーション制御回路2−1
5の制御で内部データバス2−7上の命令コードまたは
変換メモリ2−6の出力のうち一方を選択して命令デコ
ード回路2−10に出力する。アドレス制御回路2−4
は2バイト命令判別信号2−16とページ指定信号2−
17および内部データバス2−7上の命令コードから第
2図(=示す変換メモリ2−6の続出しアドレス(4−
ジ指定フィールド6−1、命令コードフィールド&−2
,2バイト命令指定フィールド6−6から構成される)
を生成する。
−9(二接続される。変換メモリ2−6はLSI内部に
集積されているため電気的負荷容量が小さく、信号の遅
延が少ない。このため、低消費電力で高速動作が可能で
、命令コードの高速変換には最も適している。命令コー
ド、セレクタ2−9はエミュレーション制御回路2−1
5の制御で内部データバス2−7上の命令コードまたは
変換メモリ2−6の出力のうち一方を選択して命令デコ
ード回路2−10に出力する。アドレス制御回路2−4
は2バイト命令判別信号2−16とページ指定信号2−
17および内部データバス2−7上の命令コードから第
2図(=示す変換メモリ2−6の続出しアドレス(4−
ジ指定フィールド6−1、命令コードフィールド&−2
,2バイト命令指定フィールド6−6から構成される)
を生成する。
次C二、第3図の命令コード変換の原理図と第12図の
ブロック図を参照してエミュレーションの原理を説明す
る。他機種をエミュレートする時はメモリから読み出さ
れる命令コードがマイクロコンピュータ2−1が持つ命
令コード体系になっていないため、そのまま実行させる
とまったく無意味な処理を実行し、プログラムは暴走状
態となる。本発明では、この他機種の命令コードを変換
メモリ2−6を使用してマイクロコンピュータ2−1で
実行可能な命令コードの体系に変換し、この変換された
命令コードをマイクロコンピュータ2−1で実行する。
ブロック図を参照してエミュレーションの原理を説明す
る。他機種をエミュレートする時はメモリから読み出さ
れる命令コードがマイクロコンピュータ2−1が持つ命
令コード体系になっていないため、そのまま実行させる
とまったく無意味な処理を実行し、プログラムは暴走状
態となる。本発明では、この他機種の命令コードを変換
メモリ2−6を使用してマイクロコンピュータ2−1で
実行可能な命令コードの体系に変換し、この変換された
命令コードをマイクロコンピュータ2−1で実行する。
つまり、メモリから続み出された他機種の命令コードを
変換メモリ2−6を用いて一度翻訳処理を行ない、この
翻訳された命令コードをマイクロコンピュータ2−1で
実行する。
変換メモリ2−6を用いて一度翻訳処理を行ない、この
翻訳された命令コードをマイクロコンピュータ2−1で
実行する。
しかしながら、レジスタとメモリ間の転送処理、演算処
理等、他の機種とマイクロコンピュータ2−1とでまっ
たく同一の処理でも命令コードの対応関係は非常;:複
雑である。例として、全く同一の処理が他機種の命令コ
ード体系において1バイトの命令コードで指定され(以
下、1バイト命令と記t)、マイクロコンピュータ2−
1においても別の1バイトの命令コードで指定される(
以下、1バイト命令と記す)場合(以下、第1の場合と
いう)、他機種において1バイト命令で指定される動作
がマイクロコンピュータ2−1では2バイト命令で指定
される場合(以下、第2の場合という)。
理等、他の機種とマイクロコンピュータ2−1とでまっ
たく同一の処理でも命令コードの対応関係は非常;:複
雑である。例として、全く同一の処理が他機種の命令コ
ード体系において1バイトの命令コードで指定され(以
下、1バイト命令と記t)、マイクロコンピュータ2−
1においても別の1バイトの命令コードで指定される(
以下、1バイト命令と記す)場合(以下、第1の場合と
いう)、他機種において1バイト命令で指定される動作
がマイクロコンピュータ2−1では2バイト命令で指定
される場合(以下、第2の場合という)。
また、他機種において2バイト命令で指定される動作が
マイクロコンピュータ2−1では別の2バイト命令で指
定される場合(以t、第3の場合という)等様々なケー
スが考えられる。
マイクロコンピュータ2−1では別の2バイト命令で指
定される場合(以t、第3の場合という)等様々なケー
スが考えられる。
前記の命令コード変換を容易に処理するため、アドレス
制御回路2−4は2バイト命令判別信号2−16とペー
ジ指定信号2−17および内部データバス2−7上の命
令コードから第2図に示す変換メモリ2−6の続出しア
ドレスを生成する。
制御回路2−4は2バイト命令判別信号2−16とペー
ジ指定信号2−17および内部データバス2−7上の命
令コードから第2図に示す変換メモリ2−6の続出しア
ドレスを生成する。
まず、上記第1の場合を、第6図(II)の原理図と第
1図のブロック図を参照して説明する。ページ指定信号
2−17.2バイト命令判別信号2−16は共にインア
クティブであり、単純に他機種の命令コードをアドレス
情報として変換メモリ2−6からマイクロコンピュータ
2−1が持つ命令コードを続出す。
1図のブロック図を参照して説明する。ページ指定信号
2−17.2バイト命令判別信号2−16は共にインア
クティブであり、単純に他機種の命令コードをアドレス
情報として変換メモリ2−6からマイクロコンピュータ
2−1が持つ命令コードを続出す。
上記ls2の場合を第3図(b)の原理図と第1図のブ
ロック図を参照して説明する。命令コードの第1回目の
続出し時は、ページ指定信号2−17.2バイト命令判
別信号2−16は共にインアクティブの状態であり、変
換メモリ2−6の続出しが行なわれる。マイクロコンピ
ュータ2−1の命令テコード回路2−10における命令
デコード処理により、変換された命令コードがマイクロ
コンピュータ2−1の2バイト命令の第1バイト目であ
ると判断されると、2バイト命令判別信号2−16がア
クティブC二なり、アドレス制御回路2−4により、引
き続き2バイト目の読出しアドレスが生成され変換メモ
リ2−3で命令コードの2バイト目の続出しが行なわれ
る。
ロック図を参照して説明する。命令コードの第1回目の
続出し時は、ページ指定信号2−17.2バイト命令判
別信号2−16は共にインアクティブの状態であり、変
換メモリ2−6の続出しが行なわれる。マイクロコンピ
ュータ2−1の命令テコード回路2−10における命令
デコード処理により、変換された命令コードがマイクロ
コンピュータ2−1の2バイト命令の第1バイト目であ
ると判断されると、2バイト命令判別信号2−16がア
クティブC二なり、アドレス制御回路2−4により、引
き続き2バイト目の読出しアドレスが生成され変換メモ
リ2−3で命令コードの2バイト目の続出しが行なわれ
る。
上記第3の場合は第6図(C)の原理図と第1図のブロ
ック図を参照して説明する。命令コードの第1回目の読
出し時は、ページ指定信号2−17.2バイト命令判別
信号2−16は共にインアクティブの状態であり、変換
メモリ2−3の続出しが行なわれる。マイクロコンピュ
ータ2−1の命令デコード回路2−101−おCする命
令デコード処理(二より、変換された命令コードが他機
種の2バイト命令の1バイト目と判断されると、ページ
指定信号2−17がアクティブになる。アドレス制御回
路2−4により、ページ指定信号2−17と他機種の2
バイト目の命令コードから引き続き変換メそす2−6の
続出しアドレスが生成され、変換メモリ2−6からマイ
クロコンピュータ2−1の1バイト目の命令コードの読
出しが行なわれる。マイクロコンピュータ2−1の命令
デコード回路2−10におCする命令デコード処理によ
り、2度目4二変換された命令コードがマイクロコンピ
ュータ2−1の2バイト命令の第 ”1バイト
目であると判断されると、今度は2バイト命令判別信号
2−16がアクティブになり、アドレス制御回路2−4
で引き続き2バイト目の続出しアドレスが生成され、変
換メモリ2−3から命令コードの2パイ)Iが続み出さ
れる。
ック図を参照して説明する。命令コードの第1回目の読
出し時は、ページ指定信号2−17.2バイト命令判別
信号2−16は共にインアクティブの状態であり、変換
メモリ2−3の続出しが行なわれる。マイクロコンピュ
ータ2−1の命令デコード回路2−101−おCする命
令デコード処理(二より、変換された命令コードが他機
種の2バイト命令の1バイト目と判断されると、ページ
指定信号2−17がアクティブになる。アドレス制御回
路2−4により、ページ指定信号2−17と他機種の2
バイト目の命令コードから引き続き変換メそす2−6の
続出しアドレスが生成され、変換メモリ2−6からマイ
クロコンピュータ2−1の1バイト目の命令コードの読
出しが行なわれる。マイクロコンピュータ2−1の命令
デコード回路2−10におCする命令デコード処理によ
り、2度目4二変換された命令コードがマイクロコンピ
ュータ2−1の2バイト命令の第 ”1バイト
目であると判断されると、今度は2バイト命令判別信号
2−16がアクティブになり、アドレス制御回路2−4
で引き続き2バイト目の続出しアドレスが生成され、変
換メモリ2−3から命令コードの2パイ)Iが続み出さ
れる。
本実施例では命令コード変換の例として第1から第3の
場合(二ついて説明したが、さらに多バイト命令の変換
シー関しては、ページ指定信号の多ビット化、3バイト
命令判別信号等の多バイト命令判別信号の追加により第
2図に示すアドレス構成のページ指定フィールド6−1
と2バイト命令指定フィールド6−6を多ビツト構成に
すれば同様の原理(二基づいて命令コードの変換が可能
である。
場合(二ついて説明したが、さらに多バイト命令の変換
シー関しては、ページ指定信号の多ビット化、3バイト
命令判別信号等の多バイト命令判別信号の追加により第
2図に示すアドレス構成のページ指定フィールド6−1
と2バイト命令指定フィールド6−6を多ビツト構成に
すれば同様の原理(二基づいて命令コードの変換が可能
である。
第4図は第1図のマイクロコンピュータ2−1を使用し
たエミュレーション機能を有する情報処理機器の一実施
例のブロック図である。マイクロコンピュータ2−1は
アドレスバス端子2−6を介して外部アドレスバス1−
5と、また、データバス端子2−8を介して外部データ
バス1−4とそれぞれ接続されている。外部アドレスバ
ス1−5と外部データバス1−41mは、メモリ1−6
と入出力装置1−7が接続されている。メモリ1−6内
にはマイクロコンピュータ2−1がネイティブモードで
実行するプログラムとデータおよびエミュレーViir
ンモードで実行するプログラムとデータの両方が格納さ
れている。
たエミュレーション機能を有する情報処理機器の一実施
例のブロック図である。マイクロコンピュータ2−1は
アドレスバス端子2−6を介して外部アドレスバス1−
5と、また、データバス端子2−8を介して外部データ
バス1−4とそれぞれ接続されている。外部アドレスバ
ス1−5と外部データバス1−41mは、メモリ1−6
と入出力装置1−7が接続されている。メモリ1−6内
にはマイクロコンピュータ2−1がネイティブモードで
実行するプログラムとデータおよびエミュレーViir
ンモードで実行するプログラムとデータの両方が格納さ
れている。
次に、第1図および第4図のブロック図を参照してネイ
ティブモードにおける第4図の情報処理機器の□動作を
説明する。
ティブモードにおける第4図の情報処理機器の□動作を
説明する。
ネイティブモード中はエミュレーション制御回路2−1
5の制御で命令コードセレクタ2−9は内部データバス
2−7を選択し、内部データバス2−7上の命令コード
を命令デコード回路2−10に送出する。命令コードの
続出し動作時は、タイミング制御回路2−11の制御で
、P C2−14の内容が内部アドレスバス2−5上(
;出力され、アドレスバス端子2−6を経由して外部ア
ドレスバス1−5上に送出される。メモリ1−6内の指
定アドレスから外部データバス1−4上ζ二続出された
命令コードは、データバス端子2−8からマイクロコン
ピュータ2−1内の内部データバス2−7上に読込まれ
る。命令デ5−ド回路2−10は内部データバス2−7
上の命令し−ドな命令コードセレクタ2−9を経由して
取り込み、タイミング制御回路2−11の制御でPO2
−14をインクリメントすると同時ζ=所定のデータ処
理を開始する。タイミング制御回路2−11は命令コー
ドに対応した所定のデータ処理を終了すると、次の命令
コードの続出しのため、再びPO2−14を選択してそ
の内容を内部アドレスバス2−5上に出力し、以下同様
の動作を繰り返す。
5の制御で命令コードセレクタ2−9は内部データバス
2−7を選択し、内部データバス2−7上の命令コード
を命令デコード回路2−10に送出する。命令コードの
続出し動作時は、タイミング制御回路2−11の制御で
、P C2−14の内容が内部アドレスバス2−5上(
;出力され、アドレスバス端子2−6を経由して外部ア
ドレスバス1−5上に送出される。メモリ1−6内の指
定アドレスから外部データバス1−4上ζ二続出された
命令コードは、データバス端子2−8からマイクロコン
ピュータ2−1内の内部データバス2−7上に読込まれ
る。命令デ5−ド回路2−10は内部データバス2−7
上の命令し−ドな命令コードセレクタ2−9を経由して
取り込み、タイミング制御回路2−11の制御でPO2
−14をインクリメントすると同時ζ=所定のデータ処
理を開始する。タイミング制御回路2−11は命令コー
ドに対応した所定のデータ処理を終了すると、次の命令
コードの続出しのため、再びPO2−14を選択してそ
の内容を内部アドレスバス2−5上に出力し、以下同様
の動作を繰り返す。
次(=、エミュレーションモード(二おける動作ヲ説明
する。エミュレーションモードにおける命令デコード処
理中はエミュレーション制御回路2−15の制御で命令
コードセレクタ2−9は置換メモリ2−6の出力を選択
し、命令デコード回路2−10に送出する。命令コード
の続出し動作はネイティブモードと同一である。アドレ
ス制御回路2−4は内部データバス2−7上の命令コー
ドから第2図に示す変換メモリ2−6の続出しアドレス
を生成する。
する。エミュレーションモードにおける命令デコード処
理中はエミュレーション制御回路2−15の制御で命令
コードセレクタ2−9は置換メモリ2−6の出力を選択
し、命令デコード回路2−10に送出する。命令コード
の続出し動作はネイティブモードと同一である。アドレ
ス制御回路2−4は内部データバス2−7上の命令コー
ドから第2図に示す変換メモリ2−6の続出しアドレス
を生成する。
変換メモリ2−6から続出された命令コードは命令コー
ドセレクタ2−9を経由して命令デコード回路2−10
に取り込まれる。命令デコード回路2−10は取り込ん
だ命令コードがマイクロコンピュータ2−1の2バイト
命令と判別すると2バイト命令判別信号2−16をアク
ティブ(二する。アドレス制御回路2−4は2バイト命
令判別信号2−16がアクティブに変化したことを受番
すて2バイト命令指定フィールド6−6を制御し、2バ
イト目の命令コードの続出しアドレスを生成する。変換
メモリ2−6から読み出された2バイト目の命令コード
は再び命令コードセレクタ2−9を経由して命令デコー
ド回路2−10に取り込まれ、次いでタイミング制御回
路2−11の制御により所定のデータ処理が行なわ、れ
る。また、他機種の2バイト命令がマイクロコンピュー
タ2−1の2バイト命苓に対応する場合(二は、命令デ
コード回路2−10は取り込んだ1バイト目の命令コー
ドでは命令の処理が確定しないと判別し、ページ指定信
号2−17を′アクティブζ二する。また、タイミング
制御回路2−11の制御で、2バイト目の命令コードが
メモリ1−6から読出される。アドレス制御回路2−4
はページ指定信号?−17がアクティブに変化したこと
を受けてページ指定フィールド3−1を制御し、内部デ
ータバス2−7上の2バイト目の命令コードから再び変
換メモリ2−6の続出しアドレスを生成する。変換メモ
リ2−3から読み出されたマイクロコンピュータ2−1
の1バイト目の命令コードは再び命令コードセレクタ2
−9を経由して命令デコード回路2−10に取り込まれ
る。命令デコード回路2−10は2バイト命令判別信号
2−16をアクティブにし、これを受けてアドレス制御
回路2−4は再び変換メモリ2−6の読出しアドレスを
生成する。以降は、変換メモリ2−6の続出し処理、命
令デコード処理2−10におけるデコード処理、タイミ
ング制御回路2−11におけるデータ処理を繰り返す。
ドセレクタ2−9を経由して命令デコード回路2−10
に取り込まれる。命令デコード回路2−10は取り込ん
だ命令コードがマイクロコンピュータ2−1の2バイト
命令と判別すると2バイト命令判別信号2−16をアク
ティブ(二する。アドレス制御回路2−4は2バイト命
令判別信号2−16がアクティブに変化したことを受番
すて2バイト命令指定フィールド6−6を制御し、2バ
イト目の命令コードの続出しアドレスを生成する。変換
メモリ2−6から読み出された2バイト目の命令コード
は再び命令コードセレクタ2−9を経由して命令デコー
ド回路2−10に取り込まれ、次いでタイミング制御回
路2−11の制御により所定のデータ処理が行なわ、れ
る。また、他機種の2バイト命令がマイクロコンピュー
タ2−1の2バイト命苓に対応する場合(二は、命令デ
コード回路2−10は取り込んだ1バイト目の命令コー
ドでは命令の処理が確定しないと判別し、ページ指定信
号2−17を′アクティブζ二する。また、タイミング
制御回路2−11の制御で、2バイト目の命令コードが
メモリ1−6から読出される。アドレス制御回路2−4
はページ指定信号?−17がアクティブに変化したこと
を受けてページ指定フィールド3−1を制御し、内部デ
ータバス2−7上の2バイト目の命令コードから再び変
換メモリ2−6の続出しアドレスを生成する。変換メモ
リ2−3から読み出されたマイクロコンピュータ2−1
の1バイト目の命令コードは再び命令コードセレクタ2
−9を経由して命令デコード回路2−10に取り込まれ
る。命令デコード回路2−10は2バイト命令判別信号
2−16をアクティブにし、これを受けてアドレス制御
回路2−4は再び変換メモリ2−6の読出しアドレスを
生成する。以降は、変換メモリ2−6の続出し処理、命
令デコード処理2−10におけるデコード処理、タイミ
ング制御回路2−11におけるデータ処理を繰り返す。
本発明は、以上説明した通り高速動作が可能な命令コー
ド変換メモリをマイクロコンピュータ内部に集積し、こ
の命令コード変換メモリを使って命令コードの解読処理
以前ζ:他機種の命令コードを本マイクロコンピュータ
が持つ命令コードC;変換して実行するようにしたので
、従来の情報処理機器においてネイティブモード処理用
のマイクロプロセッサとは別にエミュレーション専用の
マイクロプロセッサを設けて実現していたネイティブ処
理とエミュレーション処理を単一のマイクロコンピュー
タで実現することが可能となる。
ド変換メモリをマイクロコンピュータ内部に集積し、こ
の命令コード変換メモリを使って命令コードの解読処理
以前ζ:他機種の命令コードを本マイクロコンピュータ
が持つ命令コードC;変換して実行するようにしたので
、従来の情報処理機器においてネイティブモード処理用
のマイクロプロセッサとは別にエミュレーション専用の
マイクロプロセッサを設けて実現していたネイティブ処
理とエミュレーション処理を単一のマイクロコンピュー
タで実現することが可能となる。
したがって、本マイクロコンピュータを使用して構成さ
れたエミュレーション機能付きの情報処理機器のVステ
ム構成は従来使用されていた複数マイクロプロセッサ構
成(二比較して格段に簡略化でき、使用部品点数の大幅
な削減が可能である。
れたエミュレーション機能付きの情報処理機器のVステ
ム構成は従来使用されていた複数マイクロプロセッサ構
成(二比較して格段に簡略化でき、使用部品点数の大幅
な削減が可能である。
このため、従来と同等の処理能力を有する情報処理機器
が比較的小規模のVステム構成で実現され、価格対性能
比も飛躍的に改善できる。16ビツト機種が普及しつつ
ある現在、8ビット機種のエミュレーション機能は必須
の機能となりつつあり、本発明の実用効果は非常に高い
。
が比較的小規模のVステム構成で実現され、価格対性能
比も飛躍的に改善できる。16ビツト機種が普及しつつ
ある現在、8ビット機種のエミュレーション機能は必須
の機能となりつつあり、本発明の実用効果は非常に高い
。
第1図は本発明の一実施例C=係るマイクロコンピュー
タのブロック図、第2図は第1図の変換メモリ2−6の
アドレスの構成図、第6図は命令コード変換の原理図、
第4図は第1図のマイクロコンピュータ2−1を使用し
たエミュレーション機能付きの情報処理機器のブロック
図、第5図は従来使用されている8ビット機種のエミュ
レ−p*ン機能付きの16ビツト機種のブロック図であ
る。 1−4・・・外部データバス、 1−5・・・外部アドレスバス、 1−6・・・メモリ、 1−7・・・入出力装置、 2−1 ・・・マイクロコンピュータ、2−2 ・・
・演算処理装置、 2−6 ・・・変換メモリ、 2−4 ・・・アドレス制御回路、 2−5 ・・・内部アドレスバス、 2−6 ・・・アドレスバス端子、 2−7 ・・・内部データバス、 2−8 ・・・データバス端子、 2−9 ・・・命令コードセレクタ、2−10・・・
命令デコード回路、 2−11・・・タイミング制御回路、 2−12・・・算術論理演算回路、 2−16・・・汎用レジスタ、 2−14・・・プログラムカウンタ、 2−15・・・エミュレーション制m 回路、2−16
・・・2バイト命令判別信号、2−17・・・ページ指
定信号。 特許出願人 日本電気株式会社 第 3 図 第 4 図 第 5 図
タのブロック図、第2図は第1図の変換メモリ2−6の
アドレスの構成図、第6図は命令コード変換の原理図、
第4図は第1図のマイクロコンピュータ2−1を使用し
たエミュレーション機能付きの情報処理機器のブロック
図、第5図は従来使用されている8ビット機種のエミュ
レ−p*ン機能付きの16ビツト機種のブロック図であ
る。 1−4・・・外部データバス、 1−5・・・外部アドレスバス、 1−6・・・メモリ、 1−7・・・入出力装置、 2−1 ・・・マイクロコンピュータ、2−2 ・・
・演算処理装置、 2−6 ・・・変換メモリ、 2−4 ・・・アドレス制御回路、 2−5 ・・・内部アドレスバス、 2−6 ・・・アドレスバス端子、 2−7 ・・・内部データバス、 2−8 ・・・データバス端子、 2−9 ・・・命令コードセレクタ、2−10・・・
命令デコード回路、 2−11・・・タイミング制御回路、 2−12・・・算術論理演算回路、 2−16・・・汎用レジスタ、 2−14・・・プログラムカウンタ、 2−15・・・エミュレーション制m 回路、2−16
・・・2バイト命令判別信号、2−17・・・ページ指
定信号。 特許出願人 日本電気株式会社 第 3 図 第 4 図 第 5 図
Claims (1)
- 命令コードを解読する解読回路の制御により各種のデー
タ処理を実行する演算処理装置を単一半導体基盤上に集
積した半導体集積回路において、前記解読回路から出力
される解読情報と第1の命令コードからアドレス情報を
生成するアドレス制御手段と、前記アドレス情報に基づ
いて前記第1の命令コードから第2の命令コードを生成
する命令コード変換記憶手段と、前記第1の命令コード
と前記第2の命令コードの一方を選択してこれを前記解
読回路へ送出する命令コード選択手段とを有することを
特徴とする情報処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15482484A JPS6133546A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
US06/759,006 US4839797A (en) | 1984-07-25 | 1985-07-25 | Microprocessor compatible with any software represented by different types of instruction formats |
DE8585109333T DE3585755D1 (de) | 1984-07-25 | 1985-07-25 | Mit jeder durch unterschiedliche instruktionsformattypen repraesentierter programmsprache vereinbarer mikrorechner. |
EP85109333A EP0169565B1 (en) | 1984-07-25 | 1985-07-25 | Microprocessor compatible with any software represented by different types of instruction formats |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15482484A JPS6133546A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6133546A true JPS6133546A (ja) | 1986-02-17 |
JPH0412853B2 JPH0412853B2 (ja) | 1992-03-05 |
Family
ID=15592675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15482484A Granted JPS6133546A (ja) | 1984-07-25 | 1984-07-25 | 情報処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4839797A (ja) |
EP (1) | EP0169565B1 (ja) |
JP (1) | JPS6133546A (ja) |
DE (1) | DE3585755D1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148483A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
KR100327777B1 (ko) * | 1994-05-03 | 2002-03-15 | 맥케이 데이비드 니겔 | 다중명령 세트를 이용한 데이터 프로세싱 장치 |
JP2008171428A (ja) * | 2007-01-09 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | プロセッサが規格合致するように見えるアーキテクチャ・レベルを選択するための方法および装置 |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972317A (en) * | 1986-10-06 | 1990-11-20 | International Business Machines Corp. | Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory |
IL84821A (en) * | 1986-12-15 | 1992-07-15 | United Technologies Corp | Reduced instruction set computing apparatus and methods |
PH24865A (en) * | 1987-03-24 | 1990-12-26 | Ibm | Mode conversion of computer commands |
US5179703A (en) * | 1987-11-17 | 1993-01-12 | International Business Machines Corporation | Dynamically adaptive environment for computer programs |
US5115500A (en) * | 1988-01-11 | 1992-05-19 | International Business Machines Corporation | Plural incompatible instruction format decode method and apparatus |
JPH0628036B2 (ja) * | 1988-02-01 | 1994-04-13 | インターナショナル・ビジネス・マシーンズ・コーポレーシヨン | シミュレーシヨン方法 |
JPH01255036A (ja) * | 1988-04-04 | 1989-10-11 | Toshiba Corp | マイクロプロセッサ |
JPH02190930A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | ソフトウエア命令実行装置 |
JP2839730B2 (ja) * | 1991-02-25 | 1998-12-16 | 株式会社東芝 | エミュレーション装置及び半導体装置 |
JPH04273387A (ja) * | 1991-02-28 | 1992-09-29 | Nec Corp | 画像処理装置 |
US5339422A (en) * | 1991-03-07 | 1994-08-16 | Digital Equipment Corporation | System and method for jacketing cross-domain calls in a multi-code execution and debugging system within a multi-architecture environment |
CA2082066C (en) * | 1991-03-07 | 1998-04-21 | James A. Wooldridge | Software debugging system and method especially adapted for code debugging within a multi-architecture environment |
US5652869A (en) * | 1991-03-07 | 1997-07-29 | Digital Equipment Corporation | System for executing and debugging multiple codes in a multi-architecture environment using jacketing means for jacketing the cross-domain calls |
JPH05189574A (ja) * | 1991-07-23 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | レンダリング構成要素における複数コマンド支援を行うための方法およびその装置 |
DE4232053C1 (de) * | 1992-09-24 | 1993-11-25 | Siemens Ag | Schaltung zur Emulationsbeschleunigung |
US6735685B1 (en) * | 1992-09-29 | 2004-05-11 | Seiko Epson Corporation | System and method for handling load and/or store operations in a superscalar microprocessor |
WO1994027214A1 (en) * | 1993-05-07 | 1994-11-24 | Apple Computer, Inc. | Method for decoding sequences of guest instructions for a host computer |
AU6629894A (en) * | 1993-05-07 | 1994-12-12 | Apple Computer, Inc. | Method for decoding guest instructions for a host computer |
GB2289353B (en) * | 1994-05-03 | 1997-08-27 | Advanced Risc Mach Ltd | Data processing with multiple instruction sets |
GB2307072B (en) | 1994-06-10 | 1998-05-13 | Advanced Risc Mach Ltd | Interoperability with multiple instruction sets |
US6496922B1 (en) * | 1994-10-31 | 2002-12-17 | Sun Microsystems, Inc. | Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation |
US5638525A (en) * | 1995-02-10 | 1997-06-10 | Intel Corporation | Processor capable of executing programs that contain RISC and CISC instructions |
US5692159A (en) * | 1995-05-19 | 1997-11-25 | Digital Equipment Corporation | Configurable digital signal interface using field programmable gate array to reformat data |
JP3310525B2 (ja) * | 1995-06-01 | 2002-08-05 | ビー・イー・テクノロジー株式会社 | デジタルデータ処理装置 |
JP3451595B2 (ja) * | 1995-06-07 | 2003-09-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ |
US5819063A (en) * | 1995-09-11 | 1998-10-06 | International Business Machines Corporation | Method and data processing system for emulating a program |
US5872947A (en) * | 1995-10-24 | 1999-02-16 | Advanced Micro Devices, Inc. | Instruction classification circuit configured to classify instructions into a plurality of instruction types prior to decoding said instructions |
KR100584964B1 (ko) | 1996-01-24 | 2006-05-29 | 선 마이크로시스템즈 인코퍼레이티드 | 스택 메모리 구조에서의 캐싱 장치 |
EP0976029A2 (en) * | 1996-01-24 | 2000-02-02 | Sun Microsystems, Inc. | A processor for executing instruction sets received from a network or from a local memory |
US6179489B1 (en) | 1997-04-04 | 2001-01-30 | Texas Instruments Incorporated | Devices, methods, systems and software products for coordination of computer main microprocessor and second microprocessor coupled thereto |
US5987590A (en) * | 1996-04-02 | 1999-11-16 | Texas Instruments Incorporated | PC circuits, systems and methods |
US5867681A (en) * | 1996-05-23 | 1999-02-02 | Lsi Logic Corporation | Microprocessor having register dependent immediate decompression |
US5905893A (en) * | 1996-06-10 | 1999-05-18 | Lsi Logic Corporation | Microprocessor adapted for executing both a non-compressed fixed length instruction set and a compressed variable length instruction set |
US5896519A (en) * | 1996-06-10 | 1999-04-20 | Lsi Logic Corporation | Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions |
US5794010A (en) * | 1996-06-10 | 1998-08-11 | Lsi Logic Corporation | Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor |
US6711667B1 (en) * | 1996-06-28 | 2004-03-23 | Legerity, Inc. | Microprocessor configured to translate instructions from one instruction set to another, and to store the translated instructions |
US5896513A (en) * | 1996-07-03 | 1999-04-20 | Intel Corporation | Computer system providing a universal architecture adaptive to a variety of processor types and bus protocols |
US5845107A (en) * | 1996-07-03 | 1998-12-01 | Intel Corporation | Signaling protocol conversion between a processor and a high-performance system bus |
US5764934A (en) * | 1996-07-03 | 1998-06-09 | Intel Corporation | Processor subsystem for use with a universal computer architecture |
US5867680A (en) * | 1996-07-24 | 1999-02-02 | Advanced Micro Devices, Inc. | Microprocessor configured to simultaneously dispatch microcode and directly-decoded instructions |
US6049863A (en) * | 1996-07-24 | 2000-04-11 | Advanced Micro Devices, Inc. | Predecoding technique for indicating locations of opcode bytes in variable byte-length instructions within a superscalar microprocessor |
US5925124A (en) * | 1997-02-27 | 1999-07-20 | International Business Machines Corporation | Dynamic conversion between different instruction codes by recombination of instruction elements |
US5909559A (en) * | 1997-04-04 | 1999-06-01 | Texas Instruments Incorporated | Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width |
US6105119A (en) * | 1997-04-04 | 2000-08-15 | Texas Instruments Incorporated | Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems |
JP3614646B2 (ja) * | 1998-03-12 | 2005-01-26 | 富士通株式会社 | マイクロプロセッサ、演算処理実行方法及び記憶媒体 |
US6438664B1 (en) | 1999-10-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Microcode patch device and method for patching microcode using match registers and patch routines |
US6633969B1 (en) | 2000-08-11 | 2003-10-14 | Lsi Logic Corporation | Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions |
US7149878B1 (en) | 2000-10-30 | 2006-12-12 | Mips Technologies, Inc. | Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values |
US7107439B2 (en) * | 2001-08-10 | 2006-09-12 | Mips Technologies, Inc. | System and method of controlling software decompression through exceptions |
US7707389B2 (en) * | 2003-10-31 | 2010-04-27 | Mips Technologies, Inc. | Multi-ISA instruction fetch unit for a processor, and applications thereof |
DE102004025418A1 (de) * | 2004-05-24 | 2005-12-22 | Infineon Technologies Ag | Controller mit einer Decodiereinrichtung |
DE102004025419A1 (de) * | 2004-05-24 | 2005-12-22 | Infineon Technologies Ag | Controller und Verfahren zum Verarbeiten von Befehlen |
CN101855617A (zh) * | 2007-09-19 | 2010-10-06 | Kpit库敏思信息***有限公司 | 使即插即用硬件用于半自动软件迁移的机制 |
US11604643B2 (en) | 2020-12-29 | 2023-03-14 | Shanghai Zhaoxin Semiconductor Co., Ltd. | System for executing new instructions and method for executing new instructions |
US11816487B2 (en) * | 2020-12-29 | 2023-11-14 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method of converting extended instructions based on an emulation flag and retirement of corresponding microinstructions, device and system using the same |
US11625247B2 (en) | 2020-12-29 | 2023-04-11 | Shanghai Zhaoxin Semiconductor Co., Ltd. | System for executing new instructions and method for executing new instructions |
US11803383B2 (en) | 2020-12-29 | 2023-10-31 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method and system for executing new instructions |
US11789736B2 (en) | 2020-12-29 | 2023-10-17 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method and system for executing new instructions |
US11669328B2 (en) | 2020-12-29 | 2023-06-06 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method and system for converting instructions |
US20220206809A1 (en) | 2020-12-29 | 2022-06-30 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method and system for executing new instructions |
US11914997B2 (en) | 2020-12-29 | 2024-02-27 | Shanghai Zhaoxin Semiconductor Co., Ltd. | Method and system for executing new instructions |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132146A (ja) * | 1974-09-11 | 1976-03-18 | Omron Tateisi Electronics Co | |
JPS5430752A (en) * | 1977-08-10 | 1979-03-07 | Itek Corp | High speed realltime computer emulator |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2253435A5 (ja) * | 1973-11-30 | 1975-06-27 | Honeywell Bull Soc Ind | |
US4236204A (en) * | 1978-03-13 | 1980-11-25 | Motorola, Inc. | Instruction set modifier register |
US4315321A (en) * | 1978-06-16 | 1982-02-09 | The Kardios Systems Corporation | Method and apparatus for enhancing the capabilities of a computing system |
US4388682A (en) * | 1979-09-04 | 1983-06-14 | Raytheon Company | Microprogrammable instruction translator |
US4415969A (en) * | 1980-02-07 | 1983-11-15 | Intel Corporation | Macroinstruction translator unit for use in a microprocessor |
US4587612A (en) * | 1982-10-22 | 1986-05-06 | International Business Machines Corporation | Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter |
US4638423A (en) * | 1985-03-06 | 1987-01-20 | Motorola, Inc. | Emulating computer |
-
1984
- 1984-07-25 JP JP15482484A patent/JPS6133546A/ja active Granted
-
1985
- 1985-07-25 US US06/759,006 patent/US4839797A/en not_active Expired - Lifetime
- 1985-07-25 EP EP85109333A patent/EP0169565B1/en not_active Expired - Lifetime
- 1985-07-25 DE DE8585109333T patent/DE3585755D1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5132146A (ja) * | 1974-09-11 | 1976-03-18 | Omron Tateisi Electronics Co | |
JPS5430752A (en) * | 1977-08-10 | 1979-03-07 | Itek Corp | High speed realltime computer emulator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000148483A (ja) * | 1992-09-29 | 2000-05-30 | Seiko Epson Corp | コンピュ―タシステム |
KR100327777B1 (ko) * | 1994-05-03 | 2002-03-15 | 맥케이 데이비드 니겔 | 다중명령 세트를 이용한 데이터 프로세싱 장치 |
KR100327778B1 (ko) * | 1994-05-03 | 2002-03-15 | 맥케이 데이비드 니겔 | 다중명령 세트를 이용한 데이터 프로세싱 방법 |
JP2008171428A (ja) * | 2007-01-09 | 2008-07-24 | Internatl Business Mach Corp <Ibm> | プロセッサが規格合致するように見えるアーキテクチャ・レベルを選択するための方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
DE3585755D1 (de) | 1992-05-07 |
EP0169565A2 (en) | 1986-01-29 |
JPH0412853B2 (ja) | 1992-03-05 |
EP0169565B1 (en) | 1992-04-01 |
EP0169565A3 (en) | 1988-09-07 |
US4839797A (en) | 1989-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6133546A (ja) | 情報処理装置 | |
US5430862A (en) | Emulation of CISC instructions by RISC instructions using two pipelined stages for overlapped CISC decoding and RISC execution | |
US5077657A (en) | Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor | |
US4715013A (en) | Coprocessor instruction format | |
US4729094A (en) | Method and apparatus for coordinating execution of an instruction by a coprocessor | |
US4731736A (en) | Method and apparatus for coordinating execution of an instruction by a selected coprocessor | |
US4750110A (en) | Method and apparatus for executing an instruction contingent upon a condition present in another data processor | |
JP2816624B2 (ja) | 2乗演算を実行する速度改良型データ処理システム及びその方法 | |
US5021991A (en) | Coprocessor instruction format | |
JPS63100538A (ja) | 複数の制御信号を発生するための論理アレイ | |
US6986028B2 (en) | Repeat block with zero cycle overhead nesting | |
JP2004086837A (ja) | データ処理装置 | |
JPH0232659B2 (ja) | ||
JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
US4914578A (en) | Method and apparatus for interrupting a coprocessor | |
JP4073721B2 (ja) | データ処理装置 | |
US5499363A (en) | Microprocessor coupled to coprocessor by coprocessor bus separate from system bus to external memory for increased efficiency | |
US4994961A (en) | Coprocessor instruction format | |
JP2002342256A (ja) | データプロセッサ及びデータテーブルの更新方法 | |
JPS6310445B2 (ja) | ||
JPS594049B2 (ja) | コンピュ−タ装置 | |
US4758978A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
JP2826309B2 (ja) | 情報処理装置 | |
JP3562215B2 (ja) | マイクロコンピュータ及び電子機器 | |
JPS62151938A (ja) | 命令処理方式 |