JPS6132503B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、多重点火装置に係り、特に、電流制
限回路に改良を施した多重点火装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a multiple ignition device, and more particularly to a multiple ignition device having an improved current limiting circuit.

従来より、点火コイルの一次電流を制限する方
式は種々のものが考えられ実用されている。しか
し、複数個の点火コイルを駆動する点火装置にお
いては未だ電流制御を行つているものは見当たら
ない。仮に、電流制御回路を集積回路で構成しよ
うとすると、電流制御回路が必要となる。ところ
が、その際、集積回路内に複数の基準電圧回路を
持たせると集積度が悪くなりコスト高となるばか
りでなく、基準電圧の差により点火コイル電流制
限値の温度特性が全て異なる等の欠点がある。以
上のような理由により従来においては多重点火装
置用の満足すべき電流制限回路は実現困難であつ
た。 Conventionally, various methods for limiting the primary current of an ignition coil have been considered and put into practice. However, no ignition device for driving a plurality of ignition coils that controls current has been found yet. If the current control circuit were to be constructed using an integrated circuit, the current control circuit would be required. However, in this case, having multiple reference voltage circuits in an integrated circuit not only reduces the degree of integration and increases costs, but also has drawbacks such as the temperature characteristics of the ignition coil current limit value differing due to differences in reference voltages. There is. For the reasons mentioned above, it has been difficult to realize a satisfactory current limiting circuit for multiple ignition devices in the past.

本発明の目的は、回路の合理化を図り上述した
集積度の向上を可能にした多重点火装置を提供す
るにある。 An object of the present invention is to provide a multiple ignition device in which the circuit is rationalized and the degree of integration described above can be improved.

本発明は、点火装置の電流制御回路として、比
較器による電流制御を行うと共に、比較器を点火
コイルと同数を設け、各比較器の基準電圧として
共通の基準電圧回路を使用するようにしたもので
ある。 The present invention is a current control circuit for an ignition device in which a comparator performs current control, the same number of comparators as ignition coils are provided, and a common reference voltage circuit is used as a reference voltage for each comparator. It is.

第１図は本発明の実施例を示す回路図である。
また、第２図Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈの
各々は第１図の実施例の各部の動作波形図であ
る。 FIG. 1 is a circuit diagram showing an embodiment of the present invention.
Moreover, each of FIG. 2A, B, C, D, E, F, G, and H is an operation waveform diagram of each part of the embodiment of FIG. 1.

第１図において多重点火装置は、ピツクアツプ
コイル１、波形整型回路２、ドライバ回路３，
４、パワートランジスタ５，６、点火コイル７，
８、電流制御回路９、電流制限時間―電圧変換回
路１０、一次電流検出抵抗１１，１２，１３、ツ
エナーダイオード１４、一次電流検出抵抗１５，
１６，１７、ツエナーダイオード１８、抵抗１
９、ツエナーダイオード２０、より構成される。
ピツクアツプコイル１により生じた点火時期に対
応する交流波形電圧は、波形整形回路２で方形波
に整形する。波形整形回路２の出力信号はドライ
バ回路３，４の各々に送られ所定の信号強度に増
幅される。ドライバ回路３にはパワートランジス
タ５が接続され、同様にドライバ回路４にはパワ
ートランジスタ６が接続されて、各々点火コイル
７，８を駆動する。点火コイル７，８の各々はパ
ワートランジスタ５，６の導通状態から遮断状態
に転ずるときに高電圧を発生し、点火プラグP₁，
P₂に点火火花を発生する。パワートランジスタ
５，６の各エミツタには一次電流検出抵抗１１，
１５が挿入され、この抵抗に生じた電圧を抵抗１
２，１３ならびに１６，１７で分圧し、この分圧
電圧を電流制御回路９に印加する。また、パワー
トランジスタ５，６の各ベース、コレクタ間に挿
入されているツエナーダイオード１４，１８は当
該パワートランジスタの破壊防止用である。波形
整形回路２、ドライバ回路３，４の一部、電流制
限時間―電圧変換回路１０、電流制御回路９、の
各々には抵抗１９、ツエナーダイオード２０によ
る定電圧回路の出力電圧が印加され、安定化が図
られている。 In FIG. 1, the multiple ignition device includes a pickup coil 1, a waveform shaping circuit 2, a driver circuit 3,
4, power transistors 5, 6, ignition coil 7,
8, current control circuit 9, current limit time-voltage conversion circuit 10, primary current detection resistors 11, 12, 13, Zener diode 14, primary current detection resistor 15,
16, 17, Zener diode 18, resistor 1
9 and a Zener diode 20.
The AC waveform voltage corresponding to the ignition timing generated by the pickup coil 1 is shaped into a square wave by the waveform shaping circuit 2. The output signal of the waveform shaping circuit 2 is sent to each of the driver circuits 3 and 4 and amplified to a predetermined signal strength. A power transistor 5 is connected to the driver circuit 3, and a power transistor 6 is similarly connected to the driver circuit 4 to drive ignition coils 7 and 8, respectively. Each of the ignition coils 7 and 8 generates a high voltage when the power transistors 5 and 6 change from the conducting state to the cut-off state, and the ignition coils P ₁ , 8 generate a high voltage.
Generates ignition spark at P ₂ . A primary current detection resistor 11 is connected to each emitter of the power transistors 5 and 6.
15 is inserted, and the voltage generated across this resistor is transferred to the resistor 1.
2 and 13 and 16 and 17, and this divided voltage is applied to the current control circuit 9. Furthermore, Zener diodes 14 and 18 inserted between the bases and collectors of the power transistors 5 and 6 are used to prevent destruction of the power transistors. The output voltage of a constant voltage circuit consisting of a resistor 19 and a Zener diode 20 is applied to each of the waveform shaping circuit 2, part of the driver circuits 3 and 4, the current limit time-voltage conversion circuit 10, and the current control circuit 9, and is stabilized. The goal is to

波形整形回路２は、抵抗２０１，２０２，２０
３、コンデンサ２０４、トランジスタ２０５、ダ
イオード２０６、２０７、抵抗２０８，２０９，
２１０、トランジスタ２１１、抵抗２１２，２１
３、より構成される。安定電源より抵抗２０１，
２０２、ピツクアツプコイル１、抵抗２０３，２
０８の各々を介してトランジスタ２０５のベース
にバイアスが与えられている。エンジンの回転に
同期して第２図Ａの如くの信号がピツクアツプコ
イル１より発生し、この信号が正のとき、抵抗２
０３、コンデンサ２０４、トランジスタ２０５の
ベース・エミツタ、抵抗２０９、ダイオード２０
６、抵抗２０２、の順路で電流が流れトランジス
タ２０５をオンにする（なお、ダイオード２０６
は温度補償を兼ねている）。そして、ピツクアツ
プコイル１より負の信号が発生した時点でトラン
ジスタ２０５はオフに戻る。波形整形回路２の出
力信号波形が第２図Ｂである。 The waveform shaping circuit 2 includes resistors 201, 202, 20
3. Capacitor 204, transistor 205, diode 206, 207, resistor 208, 209,
210, transistor 211, resistor 212, 21
3. Consists of. Resistor 201 from stable power supply,
202, pick-up coil 1, resistor 203, 2
A bias is applied to the base of the transistor 205 through each of the transistors 08 and 08. A signal as shown in Fig. 2A is generated from the pick-up coil 1 in synchronization with the rotation of the engine, and when this signal is positive, the resistor 2
03, capacitor 204, base/emitter of transistor 205, resistor 209, diode 20
6. Current flows through the resistor 202, turning on the transistor 205 (note that the diode 206
(also serves as temperature compensation). Then, when a negative signal is generated from the pickup coil 1, the transistor 205 is turned off again. The output signal waveform of the waveform shaping circuit 2 is shown in FIG. 2B.

波形整形回路２の出力信号を入力とするドライ
バ回路３は、トランジスタ３１、抵抗３２、トラ
ンジスタ３３、抵抗３４，３５、トランジスタ３
６、抵抗３７，３８、より構成される。PNP型の
トランジスタ３１とNPN型のトランジスタ３３
とのコンプリメンタリ接続、ならびにトランジス
タ３３とNPN型トランジスタ３６とのダーリン
トン接続とより成る増幅回路が主体となり、抵抗
３２，３５，３７は各トランジスタのコレクタ抵
抗、そして抵抗３４はトランジスタ３４のエミツ
タ抵抗である。なお抵抗３８は次段のパワートラ
ンジスタ５のベース電流制限抵抗である。同様に
ドライバ回路４はトランジスタ４１，４２，４３
を中心としてドライバ回路３と同一構成の回路で
ある。 The driver circuit 3 that receives the output signal of the waveform shaping circuit 2 includes a transistor 31, a resistor 32, a transistor 33, resistors 34 and 35, and a transistor 3.
6, resistors 37 and 38. PNP type transistor 31 and NPN type transistor 33
The amplifier circuit is mainly composed of a complementary connection with the transistor 33 and a Darlington connection between the transistor 33 and the NPN transistor 36, and the resistors 32, 35, and 37 are the collector resistances of each transistor, and the resistor 34 is the emitter resistance of the transistor 34. . Note that the resistor 38 is a base current limiting resistor of the power transistor 5 in the next stage. Similarly, the driver circuit 4 includes transistors 41, 42, 43.
This circuit has the same configuration as the driver circuit 3 mainly.

電流制御回路９は、抵抗９０１，９０２、トラ
ンジスタ９０３，９０４，９０５，９０６、抵抗
９０７，９０８，９０９，９１０、トランジスタ
９１１、抵抗９１２，９１３、トランジスタ９１
４、より成る。トランジスタ９０３と９０５、な
らびにトランジスタ９０４と９０６の各々は比較
回路を構成する。定電圧源に接続された抵抗９０
１，９０２により分割して得られた電圧をトラン
ジスタ９０３，９０４のベース電圧として印加す
る。この電圧は基準電圧として用いられる。各比
較回路の一方のトランジスタ９０５および９０６
の各コレクタにはコレクタ抵抗が接続されてい
る。すなわち、トランジスタ９０５のコレクタに
は抵抗９０９，９１０が直列挿入され、両抵抗の
接続点からトランジスタ９１１のベースバイアス
を取り出し、同様にトランジスタ９１３のコレク
タには抵抗９１２，９１３が直列挿入され、両抵
抗の接続点からトランジスタ９１４のベースバイ
アスを取り出している。なお、抵抗９０７，９０
８の各々は各比較回路のエミツタ抵抗である。ト
ランジスタ９０５，９０６の比較電圧は一次電流
検出抵抗１３，１７の各端子電圧を用い、これら
の電圧と上述の基準電圧とを各比較回路で比較す
る。すなわち、パワートランジスタ５のエミツタ
電流が増大するにつれ、抵抗１３の端子電圧が上
昇し、トランジスタ９０６のベースバイアスも同
様に上昇する。そして、基準電圧であるトランジ
スタ９０４のベース電圧値を越えると、トランジ
スタ９０６がオンとなり、トランジスタ９１４を
オンにする。同様に、パワートランジスタ６のエ
ミツタ電流が上昇すると、トランジスタ９０５の
ベース電圧がトランジスタ９０７のベース電圧を
越えた時点で、トランジスタ９０５がオンとな
る。トランジスタ９１４がオンした場合には、定
電圧源よりトランジスタ９１４を介して抵抗３４
に電流が流れ、所定の電圧降下を生じる。これに
より、それまでオフ状態にあつたトランジスタ３
６にベースバイアスが与えられることとなり、ト
ランジスタ３６をオンにしコレクタ電流が少し流
れる。さらに、トランジスタ３６のオンによりパ
ワートランジスタ５はベース電圧が減少し、パワ
ートランジスタのコレクタ電流が所定値に押さえ
られ、パワートランジスタ５の保護が図られる。
同様に、トランジスタ９１１がオンした場合に
は、ドライバ回路４の抵抗４４に電圧降下が生じ
トランジスタ４３をオンし、パワートランジスタ
６のコレクタ電流を所定値に押さえる。（なお、
パワートランジスタ５，６がオン状態にあるとき
で、しかも電流制御回路９が不動作状態にあると
きは、各ドライバ回路４，５の全トランジスタは
オフ状態にある。）パワートランジスタ５，６の
各々に流れる電流Ｉ_C1の波形を示したのが第２図
Ｃであり、その時のコレクタ電圧波形が第２図Ｄ
である。このようなとき、一次電流検出抵抗１３
には第２図Ｅの如くの電圧が発生している。トラ
ンジスタ９１４（９１１）がオンすると第２図Ｆ
の動作波形となり、短時間のオン状態が生じ上述
のごとくの動作を行う。トランジスタ９１１，９
１４がオンすると、パワートランジスタ５，６は
第２図Ｄのごとく非飽和となり、一次電流値は第
２図Ｈのように設定値Ｉ_C2に制限される。 The current control circuit 9 includes resistors 901, 902, transistors 903, 904, 905, 906, resistors 907, 908, 909, 910, transistor 911, resistors 912, 913, and transistor 91.
4. Consists of. Transistors 903 and 905 and transistors 904 and 906 each constitute a comparison circuit. A resistor 90 connected to a constant voltage source
The voltage obtained by dividing by 1,902 is applied as the base voltage of transistors 903 and 904. This voltage is used as a reference voltage. One transistor 905 and 906 of each comparison circuit
A collector resistor is connected to each collector. That is, resistors 909 and 910 are inserted in series to the collector of transistor 905, and the base bias of transistor 911 is taken out from the connection point of both resistors.Similarly, resistors 912 and 913 are inserted in series to the collector of transistor 913, and both resistors are connected. The base bias of the transistor 914 is extracted from the connection point of the transistor 914. In addition, resistors 907, 90
8 is an emitter resistance of each comparison circuit. The comparison voltages of the transistors 905 and 906 use the respective terminal voltages of the primary current detection resistors 13 and 17, and these voltages and the above-mentioned reference voltage are compared in each comparison circuit. That is, as the emitter current of power transistor 5 increases, the terminal voltage of resistor 13 increases, and the base bias of transistor 906 similarly increases. Then, when the base voltage value of the transistor 904, which is the reference voltage, is exceeded, the transistor 906 is turned on, and the transistor 914 is turned on. Similarly, when the emitter current of power transistor 6 increases, transistor 905 turns on when the base voltage of transistor 905 exceeds the base voltage of transistor 907. When the transistor 914 is turned on, a constant voltage source connects the resistor 34 through the transistor 914.
A current flows through the terminal, resulting in a predetermined voltage drop. As a result, transistor 3, which had been in the off state until then,
A base bias is applied to transistor 6, turning on transistor 36 and causing a small amount of collector current to flow. Furthermore, by turning on the transistor 36, the base voltage of the power transistor 5 decreases, the collector current of the power transistor is suppressed to a predetermined value, and the power transistor 5 is protected.
Similarly, when the transistor 911 is turned on, a voltage drop occurs across the resistor 44 of the driver circuit 4, turning on the transistor 43 and suppressing the collector current of the power transistor 6 to a predetermined value. (In addition,
When power transistors 5 and 6 are in an on state and current control circuit 9 is in an inactive state, all transistors of each driver circuit 4 and 5 are in an off state. ) The waveform of the current I _C1 flowing through each of the power transistors 5 and 6 is shown in Fig. 2C, and the collector voltage waveform at that time is shown in Fig. 2D.
It is. In such a case, the primary current detection resistor 13
A voltage as shown in FIG. 2E is generated. When the transistor 914 (911) is turned on, FIG.
The operation waveform is as follows, a short-time on state occurs, and the operation as described above is performed. Transistor 911,9
When transistor 14 is turned on, power transistors 5 and 6 become unsaturated as shown in FIG. 2D, and the primary current value is limited to the set value I _C2 as shown in FIG. 2H.

電流制限時間―電圧変換回路１０は、トランジ
スタ１０１，抵抗１０２，１０３、トランジスタ
１０４、抵抗１０５、コンデンサ１０６、ダイオ
ード１０７、抵抗１０８、ダイオード１０９、コ
ンデンサ１１０、抵抗１１１、トランジスタ１１
２、より成る。トランジスタ９０６のオン時に生
ずるコレクタ電圧の変化を用いてトランジスタ１
０１を制御する。トランジスタ１０１はPNP型を
用い、抵抗１０２，１０３の各々を直列接続して
定電圧源に接続する。抵抗１０２，１０３に生じ
る電圧をベース電圧とするNPN型のトランジス
タ１０４が、コレクタ抵抗１０５を介して定電圧
源に接続される。トランジスタ１０１，１０４の
組合せにより第２図Ｆと逆相の電圧出力が得られ
る。この電圧出力は結合用コンデンサ１０６、整
流用ダイオード１０９の各々を介してコンデンサ
１１０に充電される。（尚、ダイオード１０７、
抵抗１０８はコンデンサ充電々圧の放電用であ
る。）すなわち、コンデンサ１１０には第２図Ｆ
に示すON期間分の電圧が第２図Ｇのごとくに充
電される。この充電々圧は抵抗１１１を介してト
ランジスタ１１２のベースに印加し、当該トラン
ジスタの制御を行う。トランジスタ１１２は定電
圧源より抵抗１１３を介してトランジスタ２１１
のコレクタに接続されている。この結果、波形整
形回路２のバイアスレベルが第２図Ｇの波形電圧
に応じて変動する。すなわち、パワートランジス
タ５の電流制限時間が長いと、コンデンサ１１０
の端子電圧が増大し、抵抗２０９の電圧降下が大
となりバイアスレベルが上昇して電流制限時間が
短縮される。 The current limit time-voltage conversion circuit 10 includes a transistor 101, resistors 102 and 103, a transistor 104, a resistor 105, a capacitor 106, a diode 107, a resistor 108, a diode 109, a capacitor 110, a resistor 111, and a transistor 11.
2. Consists of. Using the change in collector voltage that occurs when transistor 906 is turned on, transistor 1
Controls 01. A PNP type transistor is used as the transistor 101, and resistors 102 and 103 are connected in series and connected to a constant voltage source. An NPN type transistor 104 whose base voltage is the voltage generated across the resistors 102 and 103 is connected to a constant voltage source via a collector resistor 105. The combination of transistors 101 and 104 provides a voltage output with a phase opposite to that of FIG. 2F. This voltage output is charged to a capacitor 110 via a coupling capacitor 106 and a rectifying diode 109, respectively. (In addition, the diode 107,
The resistor 108 is for discharging the capacitor charging voltage. ) That is, the capacitor 110 has a
The voltage for the ON period shown in is charged as shown in FIG. 2G. This charging voltage is applied to the base of a transistor 112 via a resistor 111 to control the transistor. Transistor 112 is connected to transistor 211 via resistor 113 from a constant voltage source.
connected to the collector. As a result, the bias level of the waveform shaping circuit 2 varies according to the waveform voltage shown in FIG. 2G. That is, if the current limit time of the power transistor 5 is long, the capacitor 110
The terminal voltage of the resistor 209 increases, the voltage drop across the resistor 209 becomes large, the bias level rises, and the current limit time is shortened.

第１図の実施例における最も特徴的な構成は、
基準電圧を単一にして各比較回路に与えているこ
とである。一般に、集積回路（MIC）で基準電圧
設定用の抵抗を構成した場合には、その抵抗に高
精度が要求され、しかもMICの占有面積は大きく
なる。また、基準電圧設定回路を別々に設けた場
合、特に、MIC化を図るに際しては占有面積が大
きくなること、及び各抵抗の温度係数が異なるこ
とにより、パワートランジスタの電流制限値の温
度変化が各々独立して変化し、性能面においても
歩留りの点においてもデメリツトとなる。この
点、本発明によれば基準電圧設定回路は単一で済
むため上述のごとくのデメリツトは回避される。 The most characteristic configuration of the embodiment shown in FIG.
A single reference voltage is applied to each comparison circuit. Generally, when a resistor for setting a reference voltage is configured using an integrated circuit (MIC), the resistor must have high accuracy, and the MIC occupies a large area. Additionally, if a separate reference voltage setting circuit is provided, especially when implementing a MIC, the area it occupies becomes large, and the temperature coefficient of each resistor is different, so the temperature change in the current limit value of the power transistor will vary. They vary independently, which is a disadvantage both in terms of performance and yield. In this regard, according to the present invention, only a single reference voltage setting circuit is required, so that the above-mentioned disadvantages can be avoided.

第３図は本発明の他の実施例を示す回路図であ
る。 FIG. 3 is a circuit diagram showing another embodiment of the present invention.

第３図の実施例においては本発明の対象となる
電流制御回路とその周辺回路についてのみ説明
し、その他については第１図に示した実施例と同
一であるので回路の記載ならびに説明を省略す
る。また、第１図の実施例に用いたと同一部材で
あるものには同一符号を付している。 In the embodiment shown in FIG. 3, only the current control circuit and its peripheral circuits which are the object of the present invention will be explained, and since the other parts are the same as the embodiment shown in FIG. 1, the description and explanation of the circuit will be omitted. . Further, the same members as those used in the embodiment shown in FIG. 1 are given the same reference numerals.

電流制御回路２２は、抵抗２２１，２２２、ト
ランジスタ２２３，２２４、抵抗２２５、トラン
ジスタ２２６、抵抗２２７、ダイオード２２８、
抵抗２２９、トランジスタ２３０、抵抗２３１、
ダイオード２３２より成る。定電圧源に抵抗２２
１，２２２を直列接続して挿入し、この両抵抗の
接続点に生じる電圧降下を基準電圧として用い
る。この基準電圧はPNP型のトランジスタ２２
３，２２４の各ベースに印加される。トランジス
タ２２３のエミツタは抵抗２２５を介して定電圧
源に接続されると共にコレクタを接地する。トラ
ンジスタ２２３のエミツタには、このエミツタの
電圧をベース電圧とするNPN型のトランジスタ
２２６が接続される。トランジスタ２２６はエミ
ツタを一次電流検出抵抗１３に接続し、コレクタ
を抵抗２２７を介して定電圧源に接続する。さら
に、トランジスタ２２６のコレクタと抵抗３４間
にはダイオード２２８が挿入される。トランジス
タ２２４側はトランジスタ２２３側と全く対象な
回路構成を成し、トランジスタ２２４を２２３
に、抵抗２２９を２２５に、トランジスタ２３０
を２２６に、抵抗２３１を２２７に、ダイオード
２３２を２２８に、各々置換えた構成である。ト
ランジスタ２２３と２２６、ならびにトランジス
タ２２４と２３０の各組合せは比較回路を構成す
る。 The current control circuit 22 includes resistors 221, 222, transistors 223, 224, resistor 225, transistor 226, resistor 227, diode 228,
Resistor 229, transistor 230, resistor 231,
It consists of a diode 232. Resistor 22 for constant voltage source
1 and 222 are connected in series and the voltage drop that occurs at the connection point between these two resistors is used as the reference voltage. This reference voltage is a PNP type transistor 22
3,224 bases each. The emitter of the transistor 223 is connected to a constant voltage source via a resistor 225, and the collector is grounded. An NPN type transistor 226 whose base voltage is the voltage of this emitter is connected to the emitter of the transistor 223. The emitter of the transistor 226 is connected to the primary current detection resistor 13, and the collector is connected to a constant voltage source via a resistor 227. Further, a diode 228 is inserted between the collector of the transistor 226 and the resistor 34. The transistor 224 side has a completely symmetrical circuit configuration to the transistor 223 side, and the transistor 224 is connected to the transistor 223 side.
, the resistor 229 is replaced with 225, and the transistor 230 is replaced with
In this configuration, the resistor 231 is replaced with 227, and the diode 232 is replaced with 228. Each combination of transistors 223 and 226 and transistors 224 and 230 constitutes a comparison circuit.

トランジスタ２２３，２２４の各々には常時コ
レクタ電流が流れるように基準電圧が設定されて
いる。そしてエミツタの抵抗２２５の電圧降下は
パワートランジスタ５の制限電流値以下において
トランジスタ２２６がオンできる値に設定され
る。トランジスタ２２６がオンすると、そのコレ
クタ電位は下がりダイオード２２８には電流が流
れない（この場合、コレクタ電位が充分低くなる
ように抵抗１３は選定される。）パワートランジ
スタ５のエミツタ電流が増大し、一次電流検出抵
抗１３の電圧降下が増大すると、トランジスタ２
２６のエミツタ電位が上昇し、ついにはオフ動作
となる。トランジスタ２２６がオフになると、コ
レクタ電位が上昇し、定電圧源より抵抗２２７、
ダイオード２２８、抵抗３４の順路で電流が流
れ、抵抗３４に電圧降下を生じる。この電圧に基
いて、第１図の実施例の場合と同様にパワートラ
ンジスタ５の電流制御が行われる。説明の便宜
上、トランジスタ２２３，２２６側のみ説明した
が、上述の如く各トランジスタ、抵抗を置換する
のみでトランジスタ２２４，２３０側も全く同一
の動作をするので、説明を省略する。 A reference voltage is set in each of the transistors 223 and 224 so that a collector current always flows through the transistors 223 and 224. The voltage drop across the emitter resistor 225 is set to a value that allows the transistor 226 to be turned on below the current limit value of the power transistor 5. When the transistor 226 is turned on, its collector potential drops and no current flows through the diode 228 (in this case, the resistor 13 is selected so that the collector potential is sufficiently low). The emitter current of the power transistor 5 increases and the primary When the voltage drop across current detection resistor 13 increases, transistor 2
The emitter potential of 26 rises and finally turns off. When the transistor 226 is turned off, the collector potential increases, and the resistor 227,
A current flows through the diode 228 and the resistor 34, causing a voltage drop across the resistor 34. Based on this voltage, current control of the power transistor 5 is performed as in the embodiment of FIG. For convenience of explanation, only the transistors 223 and 226 have been described, but the transistors 224 and 230 operate in exactly the same way by simply replacing each transistor and resistor as described above, so their explanation will be omitted.

以上詳細に説明したごとく本発明の各実施例に
よれば、複数個の電流制限用比較器の基準電圧を
共通しているため、特に、モノリシツクICで構
成した場合に、チツプ面積縮少、歩留りの向上に
よるコストダウンの点で非常に効果がある。ま
た、複数個のパワートランジスタの電流制限値の
温度特性の変動が全て同じであるため、性能的に
はもちろん製品出荷の際の検査の点でもコスト的
に有利となる。 As described in detail above, according to each embodiment of the present invention, the reference voltage of a plurality of current limiting comparators is common, which reduces the chip area and improves yield, especially when configured with a monolithic IC. This is very effective in terms of cost reduction due to improved performance. Further, since the temperature characteristics of the current limit values of the plurality of power transistors all have the same variation, it is advantageous not only in terms of performance but also in terms of cost when shipping the product.

以上より明らかなごとく本発明によれば、電流
制御回路に点火コイルと同数の比較回路を設け、
これらの基準電圧を共通単一に構成したことによ
り、集積度の向上を図ることができる。 As is clear from the above, according to the present invention, the current control circuit is provided with the same number of comparison circuits as the ignition coils,
By configuring these reference voltages to be a single common voltage, it is possible to improve the degree of integration.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の実施例を示す回路図、第２図
Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ，Ｇ，Ｈの各々は第１図
の実施例の各部動作波形図、第３図は本発明の他
の実施例を示す回路図である。 １…ピツクアツプコイル、２…波形整形回路、
３，４…ドライバ回路、５，６…パワートランジ
スタ、７，８…点火コイル、９…電流制御回路、
１０…電流制限時間―電圧変換回路。 Fig. 1 is a circuit diagram showing an embodiment of the present invention, Fig. 2 A, B, C, D, E, F, G, and H are operation waveform diagrams of each part of the embodiment of Fig. 1, and Fig. 3 is a circuit diagram showing an embodiment of the present invention. FIG. 2 is a circuit diagram showing another embodiment of the present invention. 1...Pickup coil, 2...Waveform shaping circuit,
3, 4... Driver circuit, 5, 6... Power transistor, 7, 8... Ignition coil, 9... Current control circuit,
10...Current limit time-voltage conversion circuit.

Claims (1)

【特許請求の範囲】 １ 複数の点火コイルと、該点火コイルの各々に
対応して設けられ当該点火コイルの駆動を行う複
数のパワートランジスタと、該パワートランジス
タの各々に設けられ当該パワートランジスタを駆
動する複数のドライバ回路と、エンジンの回転に
同期して発生する点火信号を波形整形した信号で
上記ドライバ回路を駆動する波形整形回路と、上
記複数の点火コイルの一次電流に対応した電圧と
あらかじめ設定した基準電圧との比較を行う複数
の比較回路を備えて上記複数の点火コイルの一次
電流がそれぞれ設定値に達した時点で上記パワー
トランジスタをそれぞれ非飽和にして電流制限を
行う電流制限手段と、を有する多重点火装置にお
いて；上記基準電圧は一設定電圧を出力する基準
電圧回路を設けて上記複数の比較回路で共通に使
用することを特徴とする多重点火装置。 ２ 上記電流制限手段の比較回路は、上記基準電
圧回路の出力電圧をベースバイアスとするPNP型
トランジスタと該トランジスタのエミツタ電圧を
ベースバイアスとするNPN型トランジスタとを
設け、このNPN型トランジスタのエミツタを上
記点火コイルの一次電流による電位降下を生ずる
回路に接続して構成することを特徴とする特許請
求範囲第１項記載の多重点火装置。 ３ 上記電流制限手段の比較回路は、一対の同極
性トランジスタのエミツタを共通接続し、一方の
トランジスタのベースに上記基準電圧回路の出力
を接続し、他方のトランジスタのベースに上記点
火コイルの一次電流による電位降下を生ずる回路
に接続して構成することを特徴とする特許請求範
囲第１項記載の多重点火装置。[Claims] 1. A plurality of ignition coils, a plurality of power transistors provided corresponding to each of the ignition coils for driving the ignition coil, and a plurality of power transistors provided for each of the power transistors for driving the power transistor. a waveform shaping circuit that drives the driver circuits with a waveform-shaped signal of the ignition signal generated in synchronization with the rotation of the engine; and a voltage and preset voltage corresponding to the primary current of the plurality of ignition coils. current limiting means, which includes a plurality of comparison circuits that perform comparisons with the reference voltages set, and limits the current by desaturating the power transistors when the primary currents of the plurality of ignition coils each reach a set value; A multiple ignition device having: a reference voltage circuit that outputs one set voltage for the reference voltage and is commonly used by the plurality of comparison circuits. 2. The comparison circuit of the current limiting means includes a PNP transistor whose base bias is the output voltage of the reference voltage circuit and an NPN transistor whose base bias is the emitter voltage of the transistor, and the emitter of the NPN transistor is 2. The multiple ignition device according to claim 1, wherein said ignition coil is connected to a circuit that causes a potential drop due to a primary current of said ignition coil. 3 The comparison circuit of the current limiting means connects the emitters of a pair of transistors of the same polarity in common, connects the output of the reference voltage circuit to the base of one transistor, and connects the output of the reference voltage circuit to the base of the other transistor, and connects the output of the reference voltage circuit to the base of the other transistor. 2. The multiple ignition device according to claim 1, wherein the multiple ignition device is connected to a circuit that causes a potential drop.