JPS6327457Y2 - - Google Patents
Info
- Publication number
- JPS6327457Y2 JPS6327457Y2 JP1980063139U JP6313980U JPS6327457Y2 JP S6327457 Y2 JPS6327457 Y2 JP S6327457Y2 JP 1980063139 U JP1980063139 U JP 1980063139U JP 6313980 U JP6313980 U JP 6313980U JP S6327457 Y2 JPS6327457 Y2 JP S6327457Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- emitter
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 9
- 238000007599 discharging Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000001052 transient effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は電源供給回路に関し、特に電源投入及
び遮断時に所定時間のずれをもつて立上がり又立
下がる２つの電源電圧を他の回路に供給する電源
供給回路に関するものである。[Detailed description of the invention] The present invention relates to a power supply circuit, and more particularly to a power supply circuit that supplies two power supply voltages that rise and fall with a predetermined time lag when turning on and off the power to other circuits. .
かかる電源供給回路は、例えばオーデイオ機器
において電源投入時や遮断時に発生するいわゆる
ポツプノイズ（衝撃雑音）のミユーテイング等の
ために用いられる。すなわち、オーデイオ用アン
プ等の様にヘツドアンプ、トーンアンプ及びパワ
ーアンプと多段増幅する場合において、立上がり
が早くかつ立下がりが遅い第１の電源電圧をヘツ
ドアンプ及びトーンアンプに供給し、立上がりが
遅くかつ立下がりが早い第２の電源電圧をパワー
アンプに供給することによつてヘツドアンプ、ト
ーンアンプより発生する電源投入及び遮断時の雑
音をパワーアンプで遮断するものである。 Such a power supply circuit is used, for example, to mute so-called pop noise (shock noise) that occurs when power is turned on or turned off in audio equipment. In other words, when multi-stage amplification is performed with a head amplifier, tone amplifier, and power amplifier, such as in an audio amplifier, the first power supply voltage, which rises quickly and falls slowly, is supplied to the head amplifier and tone amplifier, and the By supplying the second power supply voltage, which drops quickly, to the power amplifier, the power amplifier blocks noise generated from the head amplifier and tone amplifier when the power is turned on and off.
第１図に従来の電源供給回路の回路図が示され
ており、電源電圧Ｖc.c.の入力端と接地間には抵抗
ＲとコンデンサＣが直列接続されている。コンデ
ンサＣにはツエナーダイオードZD1が並列接続さ
れ、また抵抗ＲとコンデンサＣの共通接続点には
トランジスタQ1のベースが接続されている。ト
ランジスタQ1のコレクタは電源電圧Ｖc.c.の入力
端に接続され、そのエミツタは第１の電圧E1を
出力する出力端となる。また、トランジスタＱの
エミツタにはツエナーダイオードZD2のカソード
が接続されており、このアノードは第２の電圧
E2を出力する出力端となる。 FIG. 1 shows a circuit diagram of a conventional power supply circuit, in which a resistor R and a capacitor C are connected in series between the input terminal of a power supply voltage Vc.c. and ground. A Zener diode ZD 1 is connected in parallel to the capacitor C, and a common connection point between the resistor R and the capacitor C is connected to the base of the transistor Q 1 . The collector of the transistor Q1 is connected to the input terminal of the power supply voltage Vc.c., and its emitter serves as an output terminal for outputting the first voltage E1 . Furthermore, the emitter of the transistor Q is connected to the cathode of a Zener diode ZD 2 , and this anode is connected to a second voltage.
This is the output terminal that outputs E2 .
かかる構成において、第２図に示す如く、電源
を投入することにより抵抗ＲとコンデンサＣによ
る時定数によつて電圧E1が上昇する。電圧E1が
ツエナーダイオードZD2のツエナー電圧VZD2に達
すると電圧E2が立上がりE2＝E1−VZD2なる電圧
値となる。ここで、RCの時定数を固定すると時
間遅れt1を長く設定するためにはツエナー電圧
VZD2を大きくしなければならなく、これにより電
圧E2が低くなつてしまう。一方、ツエナー電圧
VZD2を定めると時間遅れt1はRCの時定数により
調整しなければならない。電圧E1，E2はその供
給先の回路例えば増幅器等により制約され、また
RCはリツプルフイルターの機能から制約を受け
るためにかかる制約の中でt1を設定するのは困難
度が大きい。また、電圧E1が安定する前に電圧
E2が立上がるためにミユーテイング等の効果の
面でも不充分である。 In this configuration, as shown in FIG. 2, when the power is turned on, the voltage E1 increases due to the time constant of the resistor R and capacitor C. When the voltage E 1 reaches the Zener voltage V ZD2 of the Zener diode ZD 2 , the voltage E 2 rises to a voltage value of E 2 =E 1 −V ZD2 . Here, if the time constant of RC is fixed, in order to set the time delay t1 to be long, the Zener voltage is
V ZD2 must be increased, which lowers the voltage E 2 . On the other hand, Zener voltage
Once V ZD2 is determined, the time delay t 1 must be adjusted by the RC time constant. The voltages E 1 and E 2 are limited by the circuit to which they are supplied, such as an amplifier, and
Since RC is constrained by the ripple filter function, it is difficult to set t 1 within these constraints. Also, before the voltage E 1 stabilizes, the voltage
Since E 2 rises, it is also insufficient in terms of effects such as muting.
よつて、本考案の目的は、２つの供給電圧をほ
ぼ同じ電圧値に設定できると共に双方の立上が
り、立下がりに充分な時間ずれを持たすことが可
能な電源供給回路を提供することである。 Therefore, an object of the present invention is to provide a power supply circuit that can set two supply voltages to substantially the same voltage value and provide a sufficient time lag between the rise and fall of both voltages.
以下、本考案の実施例を図面を参照して詳細に
説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第３図は本考案による一実施例の回路図であ
り、図中第１図と同等部分は同一符号により示さ
れている。図において、電源電圧Ｖc.c.の入力端と
接地間には直列接続された抵抗ＲとコンデンサＣ
からなる充放電回路が接続されており、この充放
電回路の出力端すなわち抵抗ＲとコンデンサＣの
共通接続点にはトランジスタQ1のベースが接続
されている。トランジスタQ1のコレクタは電源
ラインに接続され、そのエミツタは第１の電圧
E1を出力する出力端となる。 FIG. 3 is a circuit diagram of an embodiment of the present invention, in which parts equivalent to those in FIG. 1 are designated by the same reference numerals. In the figure, a resistor R and a capacitor C are connected in series between the input terminal of the power supply voltage Vc.c. and the ground.
The base of the transistor Q1 is connected to the output end of this charging/discharging circuit, that is, the common connection point between the resistor R and the capacitor C. The collector of transistor Q1 is connected to the power supply line, and its emitter is connected to the first voltage
This is the output terminal that outputs E1 .
トランジスタQ1のベースには定電圧源として
のツエナーダイオードZD1のカソードが接続され
ている。ツエナーダイオードZD1のアノードには
エミツタが接地されたトランジスタQ2のベース
が接続されており、このトランジスタQ2のコレ
クタはスイツチング素子としてのトランジスタ
Q3のベースに接続されている。トランジスタQ3
はエミツタのトランジスタQ1のエミツタに接続
されており、そのコレクタを第２の電圧E2を出
力する出力端としている。 A cathode of a Zener diode ZD 1 as a constant voltage source is connected to the base of the transistor Q 1 . The anode of the Zener diode ZD 1 is connected to the base of a transistor Q 2 whose emitter is grounded, and the collector of this transistor Q 2 is connected to a transistor as a switching element.
Connected to the base of Q3 . transistor Q 3
is connected to the emitter of the emitter transistor Q1 , and its collector serves as an output terminal for outputting the second voltage E2 .
かかる構成の回路動作を第４図の波形図を参照
して説明する。 The circuit operation of this configuration will be explained with reference to the waveform diagram of FIG. 4.
まず、電源を投入することにより抵抗Ｒとコン
デンサＣによる時定数によつてトランジスタQ1
のベースに電圧が印加される。これにより、トラ
ンジスタQ1のエミツタにはベース電圧よりベー
ス・エミツタ間電圧VBE1だけ低い電圧が導出さ
れ、第１の電圧E1として他の回路に供給される。
ここで、ツエナーダイオードZD1のツエナー電圧
をVZD1、トランジスタQ2のベース・エミツタ間
電圧をVBE2とすれば、トランジスタQ1のベース
電圧がVZD1＋VBE2に達することによりツエナーダ
イオードZD1に電流が流れ第１の電圧E1を一定に
保持すると共にトランジスタQ2をオンさせる。
これにより、トランジスタQ3もオンとなりその
コレクタには第１の電圧E1よりトランジスタQ3
のオン電圧VCE(SAT)3だけ低い電圧が導出され、第
２の電圧E2として他の回路に供給される。安定
状態での電圧E1はE1＝VZD1＋VBE2−VBE1であり、
VBE1≒VBE2とするとE1≒VZD1となる。一方、電圧
E2はトランジスタQ3のベース電流を充分流して
おくことによりオン電圧VCE(SAT)3を小さくできる
ために電圧E1にほぼ同じ電圧値となる。なお、
電源遮断時にはトランジスタQ1のベース電圧が
VZD1＋VBE2以下になると同時に電圧E2が消滅し、
電圧E1は抵抗ＲとコンデンサＣの時定数によつ
て減少する。 First, when the power is turned on, the time constant of the resistor R and capacitor C causes the transistor Q 1
A voltage is applied to the base of. As a result, a voltage lower than the base voltage by the base-emitter voltage V BE1 is derived from the emitter of the transistor Q1 , and is supplied to other circuits as the first voltage E1 .
Here, if the Zener voltage of the Zener diode ZD 1 is V ZD1 and the voltage between the base and emitter of the transistor Q 2 is V BE2 , then when the base voltage of the transistor Q 1 reaches V ZD1 + V BE2 , the Zener diode ZD 1 A current flows to keep the first voltage E 1 constant and turns on the transistor Q 2 .
As a result, the transistor Q 3 is also turned on, and the first voltage E 1 is applied to the collector of the transistor Q 3 .
A voltage lower by the on-voltage V CE(SAT)3 of is derived and supplied to other circuits as a second voltage E 2 . The voltage E 1 in steady state is E 1 =V ZD1 +V BE2 −V BE1 ,
If V BE1 ≒ V BE2 , then E 1 ≒ V ZD1 . On the other hand, the voltage
E 2 has approximately the same voltage value as the voltage E 1 because the on-voltage V CE(SAT)3 can be reduced by allowing a sufficient base current to flow through the transistor Q 3 . In addition,
When the power is cut off, the base voltage of transistor Q1 is
At the same time as V ZD1 + V BE2 or less, voltage E 2 disappears,
Voltage E 1 is reduced by the time constant of resistor R and capacitor C.
この様にして得られた電圧E1及びE2を、例え
ば第５図に示す如く増幅器Ａ及び電子スイツチＳ
からなる電子回路にそれぞれ供給した場合、電子
スイツチＳにおける電源電圧に起因する最大出力
の低下は従来の電源供給回路を用いた場合より少
なくなる。また、電圧E1が安定してから電圧E2
が供給されるため増幅器Ａの電源投入時の過渡出
力を電子スイツチＳで遮断できるため別にトリガ
信号を用いなくても電圧E2により制御できる。 The voltages E 1 and E 2 obtained in this way are applied to an amplifier A and an electronic switch S as shown in FIG.
When the power supply voltage is supplied to an electronic circuit consisting of the following, the decrease in the maximum output due to the power supply voltage at the electronic switch S is smaller than when a conventional power supply circuit is used. Also, after voltage E 1 stabilizes, voltage E 2
Since this voltage is supplied, the transient output of the amplifier A when the power is turned on can be cut off by the electronic switch S, so that it can be controlled by the voltage E2 without using a separate trigger signal.
以上詳述した如く、本考案によれば、トランジ
スタのスイツチングにより電圧E2を導出してい
るため電圧E2を電圧E1とほぼ同じ電圧値に設定
できると共に、電圧E2の電圧値に関係なく時間
遅れの設定が可能である。また、電圧E1が一定
になつた後電圧E2が導出されるため直列接続さ
れた回路群に電圧を供給する場合に電圧E1を前
段、電圧E2を後段に供給することにより電圧E1
の過渡応答に基づく雑音を後段で遮断することが
できる。 As detailed above, according to the present invention, the voltage E 2 is derived by switching the transistor, so the voltage E 2 can be set to almost the same voltage value as the voltage E 1 , and the voltage value is not related to the voltage value of the voltage E 2 . It is possible to set a time delay without any delay. In addition, since voltage E 2 is derived after voltage E 1 becomes constant, when supplying voltage to a group of circuits connected in series, by supplying voltage E 1 to the first stage and voltage E 2 to the second stage, voltage E can be reduced. 1
Noise based on the transient response can be blocked at a later stage.
第１図は従来の電源供給回路の一例を示す回路
図、第２図は第１図の動作を説明するための波形
図、第３図は本考案による一実施例の回路図、第
４図は第３図の動作を説明するための波形図、第
５図は第３図における電圧E1及びE2の供給先の
回路例を示す図である。
主要部分の符号の説明、Q1，Q2，Q3……トラ
ンジスタ、ZD1，ZD2……ツエナーダイオード、
Ａ……増幅器、Ｓ……電子スイツチ。
FIG. 1 is a circuit diagram showing an example of a conventional power supply circuit, FIG. 2 is a waveform diagram for explaining the operation of FIG. 1, FIG. 3 is a circuit diagram of an embodiment of the present invention, and FIG. 4 is a waveform diagram for explaining the operation of FIG. 3, and FIG. 5 is a diagram showing an example of a circuit to which the voltages E 1 and E 2 in FIG. 3 are supplied. Explanation of symbols of main parts, Q 1 , Q 2 , Q 3 ...transistor, ZD 1 , ZD 2 ...Zener diode,
A...Amplifier, S...Electronic switch.
Claims (1)
電位点側にコンデンサを含む充放電回路と、こ
の充放電回路の出力端と該基準電位点間に接続
された定電圧源と、前記充放電回路の出力端に
ベースが該電源ラインにコレクタがそれぞれ接
続されたトランジスタと、このトランジスタの
エミツタに入力端が接続されたスイツチング素
子と、前記定電圧源に電流が流れたことを検出
して前記スイツチング素子をオンせしめる制御
素子とを含み、前記トランジスタのエミツタ及
び前記スイツチング素子の出力端からそれぞれ
第１及び第２の出力電圧を導出することを特徴
とする電源供給回路。 (2) 前記定電圧源がツエナーダイオードであるこ
とを特徴とする実用新案登録請求の範囲第１項
記載の電源供給回路。[Claims for Utility Model Registration] (1) A charging/discharging circuit including a capacitor on the reference potential point side connected between a power supply line and a reference potential point, and a connection between the output end of this charging/discharging circuit and the reference potential point. a transistor having a base connected to the output terminal of the charge/discharge circuit and a collector connected to the power supply line, a switching element having an input terminal connected to the emitter of the transistor, and a switching element connected to the constant voltage source. It is characterized in that it includes a control element that turns on the switching element by detecting the flow of current, and derives first and second output voltages from the emitter of the transistor and the output terminal of the switching element, respectively. Power supply circuit. (2) The power supply circuit according to claim 1, wherein the constant voltage source is a Zener diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063139U JPS6327457Y2 (en) | 1980-05-08 | 1980-05-08 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1980063139U JPS6327457Y2 (en) | 1980-05-08 | 1980-05-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56164643U JPS56164643U (en) | 1981-12-07 |
| JPS6327457Y2 true JPS6327457Y2 (en) | 1988-07-25 |
Family
ID=29657386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1980063139U Expired JPS6327457Y2 (en) | 1980-05-08 | 1980-05-08 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6327457Y2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171602A (en) * | 1974-12-18 | 1976-06-21 | Mitsubishi Electric Corp | Shingodensokeino dengenkairo |
-
1980
- 1980-05-08 JP JP1980063139U patent/JPS6327457Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171602A (en) * | 1974-12-18 | 1976-06-21 | Mitsubishi Electric Corp | Shingodensokeino dengenkairo |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56164643U (en) | 1981-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6327457Y2 (en) | ||
| US3935513A (en) | Protective circuit for transistor amplifier | |
| JPH08213849A (en) | Audio mute circuit | |
| US4085340A (en) | Range switching transient eliminator circuit | |
| JPH0620167B2 (en) | Spurious signal reduction circuit | |
| JPH11163648A (en) | Sound muting circuit | |
| US4256981A (en) | Circuit arrangement for generating a pulse with a delayed edge | |
| JPH0352023Y2 (en) | ||
| JPS6122345Y2 (en) | ||
| US5126591A (en) | Electronic comparator device with hysteresis | |
| JPH03295472A (en) | Peak holding circuit | |
| KR940003349B1 (en) | Amp without popcorn noise | |
| JPS5837135Y2 (en) | Muting signal generation circuit | |
| JPH0611624Y2 (en) | Muting circuit | |
| KR880001800B1 (en) | Muting circuit | |
| JPS6311768Y2 (en) | ||
| JPS6316760B2 (en) | ||
| JPH0311939Y2 (en) | ||
| JPS5941615Y2 (en) | muting circuit | |
| JPH08148942A (en) | Amplifier | |
| JPS587685Y2 (en) | muting circuit | |
| JPH077910B2 (en) | Power-on reset circuit | |
| JPH0722930A (en) | Impedance switching circuit | |
| JPS6046572B2 (en) | Malfunction prevention circuit at power-on | |
| JPH07106862A (en) | Transistor amplifier |