JP2776621B2 - Output circuit - Google Patents
Output circuitInfo
- Publication number
- JP2776621B2 JP2776621B2 JP2200241A JP20024190A JP2776621B2 JP 2776621 B2 JP2776621 B2 JP 2776621B2 JP 2200241 A JP2200241 A JP 2200241A JP 20024190 A JP20024190 A JP 20024190A JP 2776621 B2 JP2776621 B2 JP 2776621B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- base
- npn transistor
- collector
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は集積化された出力回路に関し、特にパワーMO
SFETの直結駆動など、容量性負荷を駆動するのに有利な
トーテンポール型の出力回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated output circuit, and more particularly to a power MO.
The present invention relates to a totem-pole type output circuit which is advantageous for driving a capacitive load such as a direct drive of an SFET.
[従来の技術] 第3図は従来例の出力回路の回路図、第4図はその入
出力波形図である。この種の出力回路は容量性負荷に有
利なトーテンポール型出力段と、定電流回路と、制御回
路とにより構成されている。この出力段は、NPNトラン
ジスタ1のベースにNPNトランジスタ2のエミッタを接
続して第1のダーリントン接続回路を構成してNPNトラ
ンジスタ1,2の各々のコレクタを電源端子3に接続する
一方、NPNトランジスタ4のベースにNPNトランジスタ5
のエミッタを接続し、NPNトランジスタ5のコレクタを
コレクタベースショートしてダイオード接続されたNPN
トランジスタ6のエミッタを通してNPNトランジスタ4
のコレクタに接続した第2のダーリントン接続回路を構
成し、NPNトランジスタ1のエミッタとNPNトランジスタ
4のコレクタとを接続して第1のダーリントン接続回路
と第2のダーリントン接続回路を直列接続し、第2のダ
ーリントン接続回路のエミッタを接地端子22に接続し、
第1の第2のダーリントン接続回路の接続点を出力端子
7とする。定電流回路は、定電流源8をPNPトランジス
タ9のコレクタとベースに接続し、この点にPNPトラン
ジスタ10,11,12,13のベースを接続し、PNPトランジスタ
のエミッタ9,10,11,12,13は各々抵抗14,15,16,17,18を
通して電源端子3に接続して構成されている。制御回路
は、入力端子19にNPNトランジスタ20のベースを接続
し、エミッタは抵抗21を通して接地端子22に接続し、コ
レクタはエミッタを接地したNPNトランジスタ23のベー
スに接続し、NPNトランジスタ23のコレクタをPNPトラン
ジスタ13のコレクタと第1のダーリントン接続回路のNP
Nトランジスタ2のベースに接続し、入力端子19にNPNト
ランジスタ24のベースと抵抗25を通してNPNトランジス
タ26のベースに接続し、NPNトランジスタ24,26のエミッ
タは各々抵抗27,28を通して接地端子22に接続し、NPNト
ランジスタ24のコレクタをNPNトランジスタ5のベース
に、NPNトランジスタ26のコレクタをNPNトランジスタ4
のベースに接続して構成されている。[Prior Art] FIG. 3 is a circuit diagram of a conventional output circuit, and FIG. 4 is an input / output waveform diagram thereof. This type of output circuit is composed of a totem-pole type output stage advantageous for a capacitive load, a constant current circuit, and a control circuit. This output stage connects the emitter of the NPN transistor 2 to the base of the NPN transistor 1 to form a first Darlington connection circuit, and connects the collectors of the NPN transistors 1 and 2 to the power supply terminal 3 while the NPN transistor 1 NPN transistor 5 at base of 4
Of the NPN transistor 5 and the collector of the NPN transistor 5
NPN transistor 4 through the emitter of transistor 6
A second Darlington connection circuit connected to the collector of the NPN transistor 1, the emitter of the NPN transistor 1 is connected to the collector of the NPN transistor 4, and the first Darlington connection circuit and the second Darlington connection circuit are connected in series. 2 connect the emitter of the Darlington connection circuit to the ground terminal 22,
The connection point of the first and second Darlington connection circuit is an output terminal 7. The constant current circuit connects the constant current source 8 to the collector and base of the PNP transistor 9, connects the bases of the PNP transistors 10, 11, 12, 13 to this point, and connects the emitters 9, 10, 11, 12, 12 of the PNP transistors. , 13 are connected to the power supply terminal 3 through resistors 14, 15, 16, 17, 18, respectively. The control circuit connects the base of the NPN transistor 20 to the input terminal 19, connects the emitter to the ground terminal 22 through the resistor 21, connects the collector to the base of the NPN transistor 23 whose emitter is grounded, and connects the collector of the NPN transistor 23 to the ground. Collector of PNP transistor 13 and NP of first Darlington connection circuit
Connected to the base of N-transistor 2, connected to the input terminal 19 through the base of NPN transistor 24 and resistor 25 and to the base of NPN transistor 26, and the emitters of NPN transistors 24 and 26 connected to ground terminal 22 through resistors 27 and 28, respectively. The collector of the NPN transistor 24 is connected to the base of the NPN transistor 5, and the collector of the NPN transistor 26 is connected to the NPN transistor 4
It is configured to connect to the base.
尚、抵抗29は、電源端子3の立ち上げ時に必ず出力端
子7が低レベルから始め出力端子に接続されるパワーMO
SFETを破壊から保護する為に、コレクタ・ベースショー
トされたNPNトランジスタ30は、第1のダーリントン接
続されたトランジスタをオフさせるときのNPNトランジ
スタ1のベース蓄積された電荷の放電用である。When the power supply terminal 3 is started, the output terminal 7 always starts from a low level and the power MO connected to the output terminal is always connected to the resistor 29.
To protect the SFET from damage, the collector-base shorted NPN transistor 30 is for discharging the charge stored at the base of the NPN transistor 1 when turning off the first Darlington connected transistor.
次に、この出力回路の動作としては、入力端子19に入
力されたパルス信号に同期した波形を出力端子7に出力
する。例えば、入力端子19が高レベルとなると、NPNト
ランジスタ24,26がオンし、NPNトランジスタ5,4をオフ
させる。一方、NPNトランジスタ20がオンし、NPNトラン
ジスタ23がオフしてPNPトランジスタ13より第1のダー
リントン接続回路のNPN2のベースに電流が流れ、NPNト
ランジスタ2がオンすると共にNPNトランジスタ1がオ
ン、出力端子7が高レベルとなる。この動作は、出力端
子7に2000PF程度の容量性負荷が接続されても1〜2Aの
大電流で充電でき、100nS程度の早い立ち上がり時間で
高レベルとなる。Next, as an operation of the output circuit, a waveform synchronized with the pulse signal input to the input terminal 19 is output to the output terminal 7. For example, when the input terminal 19 goes high, the NPN transistors 24 and 26 turn on and the NPN transistors 5 and 4 turn off. On the other hand, the NPN transistor 20 is turned on, the NPN transistor 23 is turned off, and a current flows from the PNP transistor 13 to the base of the NPN2 of the first Darlington connection circuit, so that the NPN transistor 2 is turned on and the NPN transistor 1 is turned on. 7 is high level. In this operation, even when a capacitive load of about 2,000 PF is connected to the output terminal 7, it can be charged with a large current of 1 to 2 A, and becomes high level with a fast rise time of about 100 ns.
尚、入力端子19が低レベルとなると前記動作の逆とな
り、第2のダーリントン接続回路はコレクタ・ベースシ
ョートしたダイオード接続したNPNトランジスタ6を通
しNPNトランジスタ5がオンし、トランジスタ4の駆動
に充分な電流を供給して1〜2Aの大電流で放電すること
ができ、従って、このような大電流で迅速に充放電され
ることからパワーMOSFETなどの容量性負荷の駆動に適し
ている。When the input terminal 19 goes low, the above operation is reversed. In the second Darlington connection circuit, the NPN transistor 5 is turned on through the diode-connected NPN transistor 6 whose collector and base are short-circuited, and the driving of the transistor 4 is sufficient. A current can be supplied to discharge at a large current of 1 to 2 A. Therefore, the battery can be rapidly charged and discharged with such a large current, and thus is suitable for driving a capacitive load such as a power MOSFET.
[発明が解決しようとする課題] この種の従来の出力回路は容量性負荷をドライブする
ため出力段がトーテンポール型となっているため、第4
図のように出力が低レベル→高レベル,高レベル→低レ
ベルに切り換わる時に、第1のダーリントン接続回路の
NPNトランジスタ1,2と第2のダーリントン接続回路のNP
Nトランジスタ4,5が同時にオンとなる区間が生じてしま
う。すなわち、特に入力が低レベル→高レベルとなる出
力低レベル→高レベル時に、NPNトランジスタ24,26がオ
ンし、NPNトランジスタ5,4のベース・コレクタに蓄積し
た電荷を放電するが、NPNトランジスタ5,4は大電流を流
すためにトランジスタサイズが大きく、ベースサイズも
大きいため、接合容量が大きくまた出力端子7より大電
流を引くためドライブ電流であるPNPトランジスタ10の
コレクタ電流も500μAと多いために出力低レベル状態
でNPNトランジスタ5,4は充分に飽和しており、ベース及
びコレクタに多くの電荷が蓄っているので、ターンオフ
時間が長くなっている。一方、NPNトランジスタ1,2はす
でにオンしており、電源端子3からNPNトランジスタ1
のコレクタからエミッタを通して流れる電流はオンして
いるNPNトランジスタ4のコレクタからエミッタを通し
て接地端子22に流れ、トランジスタの最大コレクタ電流
に近い1A程度の不要な電流が流れてしまい損失となって
いた。特に、この出力回路を高周波動作させると、この
不要な電流により、損失が増加するという問題点があっ
た。この損失により、接合温度が上昇し、高周波(50
0kHz)では使用可能な周囲温度範囲が制限されるという
問題もあった。[Problems to be Solved by the Invention] This type of conventional output circuit has a totem-pole type output stage for driving a capacitive load.
As shown in the figure, when the output switches from low level to high level and high level to low level, the first Darlington connection circuit
NPN transistors 1 and 2 and NP of second Darlington connection circuit
A section occurs in which the N transistors 4 and 5 are simultaneously turned on. That is, especially when the input goes from low level to high level and the output goes from low level to high level, the NPN transistors 24 and 26 turn on and discharge the charge accumulated in the base and collector of the NPN transistors 5 and 4. , 4 have a large transistor size and a large base size to allow a large current to flow, and therefore have a large junction capacitance, and draw a large current from the output terminal 7 so that the collector current of the PNP transistor 10, which is a drive current, is as large as 500 μA. When the output is at the low level, the NPN transistors 5 and 4 are sufficiently saturated, and a large amount of charge is stored in the base and the collector, so that the turn-off time is long. On the other hand, NPN transistors 1 and 2 are already on, and NPN transistor 1
The current flowing from the collector to the emitter of the NPN transistor 4 is turned on, flows from the collector of the NPN transistor 4 to the ground terminal 22 through the emitter, and an unnecessary current of about 1 A close to the maximum collector current of the transistor flows, resulting in a loss. In particular, when this output circuit is operated at a high frequency, there is a problem that the loss increases due to the unnecessary current. This loss causes the junction temperature to rise and the high frequency (50
At 0 kHz), there was a problem that the usable ambient temperature range was limited.
[課題を解決するための手段] 本願発明の要旨は、定電流回路と、第1のダーリント
ン接続回路と第2のダーリントン接続回路とを電流端子
と接地端子との間に直列接続して設けると共に、これら
回路の接続点を出力端子としたトーテンポール型出力段
と、第1のダーリントン接続回路のベースと第2のダー
リントン接続回路のベースに入力端子の論理に応じて定
電流回路から電流を供給して第1のダーリントン接続回
路のベースと第2のダーリントン接続回路のベースを相
反する状態で反転動作させる制御回路を備えた出力回路
において、第2のダーリントン接続回路は、第1のNPN
トランジスタと第2のNPNトランジスタとで構成され、
第1のNPNトランジスタのベースが前記定電流回路に接
続され、エミッタが前記第2のNPNトランジスタのベー
スに接続され、コレクタが前記第2のNPNトランジスタ
のコレクタと出力端子に接続され、前記第2のNPNトラ
ンジスタのエミッタは接地端子に接続され、前記第1の
NPNトランジスタのコレクタにベースが、ベースにエミ
ッタが、コレクタが接地端子に接続されたPNPトランジ
スタが設けられ、該PNPトランジスタは、前記第1のNPN
トランジスタのコレクタ電位を検出し、前記定電流回路
からの電流の一部を接地端子に流し、前記第2のダーリ
ントン接続の流入電流を減ずるリリーフ手段を有するこ
とである。[Means for Solving the Problems] The gist of the present invention is to provide a constant current circuit, a first Darlington connection circuit, and a second Darlington connection circuit connected in series between a current terminal and a ground terminal. A current is supplied from a constant current circuit to a totem pole type output stage having a connection point of these circuits as an output terminal, a base of the first Darlington connection circuit, and a base of the second Darlington connection circuit according to the logic of the input terminal. And a control circuit for inverting the base of the first Darlington connection circuit and the base of the second Darlington connection circuit in opposite states, wherein the second Darlington connection circuit comprises a first NPN
A transistor and a second NPN transistor,
The base of the first NPN transistor is connected to the constant current circuit, the emitter is connected to the base of the second NPN transistor, the collector is connected to the collector and the output terminal of the second NPN transistor, The emitter of the NPN transistor is connected to the ground terminal, and the first
A PNP transistor having a base connected to the collector of the NPN transistor, an emitter connected to the base, and a collector connected to the ground terminal is provided, and the PNP transistor is connected to the first NPN transistor.
A relief means for detecting the collector potential of the transistor, flowing a part of the current from the constant current circuit to the ground terminal, and reducing the inflow current of the second Darlington connection.
[実施例] 次に本発明の実施例について図面を参照して説明す
る。[Example] Next, an example of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例の回路図である。第2図は
その入出力波形図である。尚、第3図に示した従来例と
同一部分には同一符号を付して重複する説明は省略す
る。FIG. 1 is a circuit diagram of one embodiment of the present invention. FIG. 2 is an input / output waveform diagram. The same parts as those of the conventional example shown in FIG. 3 are denoted by the same reference numerals, and duplicate description will be omitted.
本実施例では、第2のダーリントン接続回路のNPNト
ランジスタ5のベースにエミッタを接続し、コレクタに
ベースを接続し、接地端子22にコレクタを接続したPNP
トランジスタ31を付加したものである。In this embodiment, a PNP transistor in which the emitter is connected to the base of the NPN transistor 5 of the second Darlington connection circuit, the base is connected to the collector, and the collector is connected to the ground terminal 22
The transistor 31 is added.
本実施例の回路動作は従来例と同様であるが、第2図
に示すように出力が低レベル時、NPNトランジスタ4は
充分に飽和し、NPNトランジスタ5も飽和するが、同時
にPNPトランジスタ31がオンしてNPNトランジスタ5の余
分なベース電流を接地端子22へ分流させ、ベース及びコ
レクタに蓄積する電荷が少ない飽和状態とする。このた
め、NPNトランジスタ5のベース電流が小さくなり、NPN
トランジスタ5,4のベース及びコレクタに蓄積する電荷
が少なくなってターンオフ時間が従来例より早くなり、
出力低レベル→高レベル時、入力低レベル→高レベル時
に第1のダーリントン接続回路のNPNトランジスタ1,2が
オンした時には、NPNトランジスタ24によりNPNトランジ
スタ5はオフとなり、NPNトランジスタ4もオフとなっ
ている。従ってトランジスタ1,4を通して電流端子3か
ら接地端子22へ電流が流れてしまうのを防止している。The circuit operation of the present embodiment is the same as that of the conventional example. However, when the output is at a low level as shown in FIG. 2, the NPN transistor 4 is sufficiently saturated and the NPN transistor 5 is also saturated. When the transistor is turned on, the excess base current of the NPN transistor 5 is diverted to the ground terminal 22, and a saturated state is generated in which the electric charge accumulated in the base and the collector is small. For this reason, the base current of the NPN transistor 5 becomes small,
The charge stored in the bases and collectors of the transistors 5 and 4 is reduced, and the turn-off time is earlier than in the conventional example.
When the NPN transistors 1 and 2 of the first Darlington connection circuit are turned on at the time of output low level → high level and input low level → high level, the NPN transistor 24 turns off the NPN transistor 5 and also turns off the NPN transistor 4 ing. Therefore, current is prevented from flowing from the current terminal 3 to the ground terminal 22 through the transistors 1 and 4.
[発明の効果] 以上説明したように本発明は、従来のトーテンポール
型出力段を付備した出力回路に、第2のダーリントン接
続回路のトランジスタの飽和を検知して過剰ベース電流
を接地端子に分流するようにしたため、出力低レベル→
高レベル時に電源端子より第1および第2のダーリント
ン接続回路を通して接地端子に流れる不要な電流を少な
くでき、さらに、高周波(500kHz)で使用しても従来
例のように不要な電流による発熱はなく、異常な接合温
度の上昇もなく、設計通りの周囲温度まで使用できると
いう効果がある。[Effects of the Invention] As described above, according to the present invention, the excess base current is shunted to the ground terminal by detecting the saturation of the transistor of the second Darlington connection circuit in the conventional output circuit provided with the totem pole type output stage. Output low level →
Unnecessary current flowing from the power supply terminal to the ground terminal through the first and second Darlington connection circuits at a high level can be reduced, and even when used at a high frequency (500 kHz), there is no heat generated by unnecessary current unlike the conventional example. There is an effect that the device can be used up to the designed ambient temperature without an abnormal increase in the joining temperature.
第1図は本発明の一実施例に係る出力回路の回路図、第
2図はその入出力波形図、第3図は従来の出力回路の回
路図、第4図はその入出力波形図である。 1,2,4〜6,20,23,24,26,30……NPNトランジスタ、 9〜13,31……PNPトランジスタ、 3……電源端子、 7……出力端子、 8……定電流源、 14〜18,21,25,27〜29,32……抵抗、 19……入力端子、 22……接地端子。1 is a circuit diagram of an output circuit according to an embodiment of the present invention, FIG. 2 is an input / output waveform diagram thereof, FIG. 3 is a circuit diagram of a conventional output circuit, and FIG. 4 is an input / output waveform diagram thereof. is there. 1,2,4 to 6,20,23,24,26,30 …… NPN transistor, 9 to 13,31… PNP transistor, 3… Power supply terminal, 7… Output terminal, 8… Constant current source , 14-18,21,25,27-29,32 ... resistor, 19 ... input terminal, 22 ... ground terminal.
Claims (1)
路と第2のダーリントン接続回路とを電源端子と接地端
子との間に直列接続して設けると共に、これら回路の接
続点を出力端子としたトーテンポール型出力段と、第1
のダーリントン接続回路のベースと第2のダーリントン
接続回路のベースに入力端子の論理に応じて定電流回路
から電流を供給して第1のダーリントン接続回路のベー
スと第2のダーリントン接続回路のベースを相反する状
態で反転動作させる制御回路を備えた出力回路におい
て、第2のダーリントン接続回路は第1のNPNトランジ
スタと第2のNPNトランジスタとで構成され、第1のNPN
トランジスタのベースが前記定電流回路に接続され、エ
ミッタが前記第2のNPNトランジスタのベースに接続さ
れ、コレクタが前記第2のNPNトランジスタのコレクタ
と出力端子に接続され、前記第2のNPNトランジスタの
エミッタは接地端子に接続され、前記第1のNPNトラン
ジスタのコレクタにベースが、ベースにエミッタが、コ
レクタが接地端子に接続されたPNPトランジスタが設け
られ、該PNPトランジスタは、前記第1のNPNトランジス
タのコレクタ電位を検出し、前記定電流回路からの電流
の一部を接地端子に流し、前記第2のダーリントン接続
の流入電流を減ずるリリーフ手段を有することを特徴と
する出力回路。A constant current circuit, a first Darlington connection circuit and a second Darlington connection circuit are provided in series between a power supply terminal and a ground terminal, and a connection point of these circuits is connected to an output terminal. Totem pole type output stage and the first
A current is supplied from the constant current circuit to the base of the Darlington connection circuit and the base of the second Darlington connection circuit according to the logic of the input terminal to connect the base of the first Darlington connection circuit and the base of the second Darlington connection circuit. In an output circuit provided with a control circuit for performing an inversion operation in opposite states, the second Darlington connection circuit includes a first NPN transistor and a second NPN transistor, and includes a first NPN transistor.
The base of the transistor is connected to the constant current circuit, the emitter is connected to the base of the second NPN transistor, the collector is connected to the collector and the output terminal of the second NPN transistor, An emitter is connected to a ground terminal, a PNP transistor having a base connected to the collector of the first NPN transistor, an emitter connected to the base, and a collector connected to the ground terminal, wherein the PNP transistor is connected to the first NPN transistor. An output circuit comprising a relief means for detecting the collector potential of the second Darlington circuit, flowing a part of the current from the constant current circuit to a ground terminal, and reducing the inflow current of the second Darlington connection.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2200241A JP2776621B2 (en) | 1990-07-26 | 1990-07-26 | Output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2200241A JP2776621B2 (en) | 1990-07-26 | 1990-07-26 | Output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0484514A JPH0484514A (en) | 1992-03-17 |
JP2776621B2 true JP2776621B2 (en) | 1998-07-16 |
Family
ID=16421147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2200241A Expired - Fee Related JP2776621B2 (en) | 1990-07-26 | 1990-07-26 | Output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2776621B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0683045B2 (en) * | 1985-11-11 | 1994-10-19 | ソニー株式会社 | Switching amplifier |
JPS6462018A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Ttl circuit |
-
1990
- 1990-07-26 JP JP2200241A patent/JP2776621B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0484514A (en) | 1992-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5559451A (en) | Bicmos push-pull type logic apparatus with voltage clamp circuit and clamp releasing circuit | |
JPH03185916A (en) | Adaptive gate charging circuit for power fet | |
US4376252A (en) | Bootstrapped driver circuit | |
JP2776621B2 (en) | Output circuit | |
US5066874A (en) | Signal output circuit having bipolar transistor in output stage and arranged in cmos semiconductor integrated circuit | |
JPH03141720A (en) | Power switch circuit | |
JPH08288756A (en) | Wide band amplifier circuit | |
JPH03227119A (en) | Ecl logic circuit | |
JP2731284B2 (en) | Drive circuit for voltage-driven elements | |
JP2861300B2 (en) | MNTL type semiconductor integrated circuit device | |
US5616971A (en) | Power switching circuit | |
JPH02280412A (en) | Bipolar-mos semiconductor integrated circuit | |
KR950011623B1 (en) | Pop noise offset circuit | |
JPH0786895A (en) | Output circuit | |
US20060055437A1 (en) | Driver circuit | |
KR930008135Y1 (en) | Power circuit | |
KR920005100Y1 (en) | Muting circuit of audio | |
KR100213391B1 (en) | Push-pull driver circuit equipped by high speed stop function | |
JPS61277224A (en) | Thermal head driving device | |
JPS5911228B2 (en) | vertical deflection circuit | |
JPH05206816A (en) | Inductive load driving circuit | |
JPH0297111A (en) | Pwm chopping circuit | |
JPH08106263A (en) | Horizontal deflection circuit device | |
JP2003150259A (en) | Power circuit | |
JPH07303038A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |