JPS6131647B2 - - Google Patents
Info
- Publication number
- JPS6131647B2 JPS6131647B2 JP54087741A JP8774179A JPS6131647B2 JP S6131647 B2 JPS6131647 B2 JP S6131647B2 JP 54087741 A JP54087741 A JP 54087741A JP 8774179 A JP8774179 A JP 8774179A JP S6131647 B2 JPS6131647 B2 JP S6131647B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- oscillator
- oscillation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は位相同期ループ（以下PLLという）回
路によつて制御される局部発振回路を用いた受信
装置において、受信周波数が任意の周波数間隔で
変化でき、高安定度の同調ができるように構成さ
れたシンセサイザ式受信装置に関するものであ
る。
路によつて制御される局部発振回路を用いた受信
装置において、受信周波数が任意の周波数間隔で
変化でき、高安定度の同調ができるように構成さ
れたシンセサイザ式受信装置に関するものであ
る。
従来、シンセサイザ方式のラジオ受信機の１例
として、ダブルスーパー方式の第１局部発振器を
SLL回路で構成し、第２局部発振器を連続可変の
発振器で構成したものがある。すなわち、第１局
部発振器をたとえば1MHzごとにロツクするPLL
回路で構成し、これによつて信号周波数を第１中
間周波数に変換する。この信号をさらに周波数変
化幅が1MHzの連続可変発振器（第２局部発振
器）で第２中間周波数に変換するという方法であ
る。しかるに、このような方法ではある信号を受
信するのに、まず、第１局部発振器の周波数を設
定し、さらに第２局部発振器で微同調するという
２操作を余義なくされてきた。したがつて、同調
操作がめんどうであり、特に広い周波数範囲にわ
たつて信号を探索しなければならない場合には非
常にわずらわしいものであつた。このようにしな
ければならなかつた原因は、PLL回路でロツクで
きる最小周波数間隔が位相比較器にはいる基準周
波数によつて決定されるが、これをあまり低くす
ると局部発振器のＣ／Ｎ比が悪化するからであ
り、したがつて、第１局部発振器で粗調してお
き、第２局部発振器で微調するという方法を取ら
ざるを得なかつた。また、この場合、第１局部発
振器はPLLで制御されるために非常に安定度が良
いが、第２局部発振器は従来通りのLC発振器で
あるために安定度にやゝ難点があつた。
として、ダブルスーパー方式の第１局部発振器を
SLL回路で構成し、第２局部発振器を連続可変の
発振器で構成したものがある。すなわち、第１局
部発振器をたとえば1MHzごとにロツクするPLL
回路で構成し、これによつて信号周波数を第１中
間周波数に変換する。この信号をさらに周波数変
化幅が1MHzの連続可変発振器（第２局部発振
器）で第２中間周波数に変換するという方法であ
る。しかるに、このような方法ではある信号を受
信するのに、まず、第１局部発振器の周波数を設
定し、さらに第２局部発振器で微同調するという
２操作を余義なくされてきた。したがつて、同調
操作がめんどうであり、特に広い周波数範囲にわ
たつて信号を探索しなければならない場合には非
常にわずらわしいものであつた。このようにしな
ければならなかつた原因は、PLL回路でロツクで
きる最小周波数間隔が位相比較器にはいる基準周
波数によつて決定されるが、これをあまり低くす
ると局部発振器のＣ／Ｎ比が悪化するからであ
り、したがつて、第１局部発振器で粗調してお
き、第２局部発振器で微調するという方法を取ら
ざるを得なかつた。また、この場合、第１局部発
振器はPLLで制御されるために非常に安定度が良
いが、第２局部発振器は従来通りのLC発振器で
あるために安定度にやゝ難点があつた。
本発明はこのような従来の欠点を解消するもの
であり、以下本発明について実施例の図面と共に
説明する。
であり、以下本発明について実施例の図面と共に
説明する。
第１図は本発明による一実施例を示す。同図に
おいて、アンテナ１から入来した信号はバラクタ
３を有する高周波アンプ２で増幅され、第１局部
発振器５の出力および周波数混合器４で第１中間
周波数に変換される。これは、さらに第１中間周
波数アンプ７で増幅され、周波数混合器８で第２
中間周波数に変換された後に第２中間周波アンプ
１３で増幅され、検波器１４で検波される。検波
された音声出力は低周波アンプ１５で増幅され、
スピーカ１６に供給される。一方、第１局部発振
器５の出力の一部は周波数混合器３０によつて発
振器９の出力とミツクスダウンされ、プログラマ
ブルカウンタ１８に供給され、分周比設定回路２
１によつて設定された分周比Ｎに応じて分周され
て位相比較器２０に印加され、基準周波数発生回
路１７の出力と位相が比較される。上記位相比較
器２０の出力はローパスフイルタ（LPF）１９を
経てバラクタ６，３に印加される。これにより第
１局部発振器５の周波数が制御され、いわゆる
PLL回路が構成される。これを第１のPLL回路２
８とする。同様に、バラクタ１２を有する発振器
１１（分周比設定回路２５により分周比ｎが設定
される）、プログラマブルカウンタ２４、基準周
波数発生回路２３、位相比較器２６、ローパスフ
イルタ（LPF）２７によつて第２のPLL回路２９
が構成されている。発振器１１の出力は分周器１
０により１／Ｍに分周され、周波数混合器３１に
よつて発振器９の出力とミツクスアツプされ、信
号受信系の周波数混合器８に供給される。すなわ
ち、発振器１１の出力を直接第２局部発振周波数
として使用するのではなく、１／Ｍに分周した後
に第２局部発振周波数として使用すべく第２局部
発振器を構成しているため、第２局部発振器の変
化し得る最小周波数間隔は第２のPLL回路２９で
ロツク可能な最小周波数間隔の１／Ｍにすること
がが可能となる。以上の様子を数式で説明すると
次のようになる。入力信号周波数をS、基準周
波数発生回路１７，２３の出力周波数をそれぞれ
Ｆ、、プログラマブルカウンタ１８，２４の分
周比をそれぞれＮ、ｎ、発振器９の発振周波数を
Xとすれば、 局部発振器５の周波数はX＋Ｎ・Ｆ 周波数混合器４の出力周波数はX＋Ｎ・Ｆ−S 発振器１１の発振周波数はｎ・ 周波数混合器３１の出力周波数はX＋（ｎ・／
Ｍ）となり、したがつて、周波数混合器８の出力
周波数は X＋（ｎ・／Ｍ）−（X＋Ｎ・Ｆ−S） ＝ｎ・／Ｍ−Ｎ・Ｆ＋S となる。この周波数は第２中間周波アンプ１３の
中心周波数iに等しくなるできであるから、 i＝ｎ・／Ｍ−Ｎ・Ｆ＋S ∴S＝Ｎ・Ｆ−ｎ（／Ｍ）＋i ……(1) となる。（ただし、Ｎ，ｎ，Ｍは整数） 上式から明らかなように受信周波数は第1PLL
回路２８により周波数間隔Ｆごとに粗調され、第
2PLL回路２９により周波数／Ｍごとに微調さ
れることがわかる。
おいて、アンテナ１から入来した信号はバラクタ
３を有する高周波アンプ２で増幅され、第１局部
発振器５の出力および周波数混合器４で第１中間
周波数に変換される。これは、さらに第１中間周
波数アンプ７で増幅され、周波数混合器８で第２
中間周波数に変換された後に第２中間周波アンプ
１３で増幅され、検波器１４で検波される。検波
された音声出力は低周波アンプ１５で増幅され、
スピーカ１６に供給される。一方、第１局部発振
器５の出力の一部は周波数混合器３０によつて発
振器９の出力とミツクスダウンされ、プログラマ
ブルカウンタ１８に供給され、分周比設定回路２
１によつて設定された分周比Ｎに応じて分周され
て位相比較器２０に印加され、基準周波数発生回
路１７の出力と位相が比較される。上記位相比較
器２０の出力はローパスフイルタ（LPF）１９を
経てバラクタ６，３に印加される。これにより第
１局部発振器５の周波数が制御され、いわゆる
PLL回路が構成される。これを第１のPLL回路２
８とする。同様に、バラクタ１２を有する発振器
１１（分周比設定回路２５により分周比ｎが設定
される）、プログラマブルカウンタ２４、基準周
波数発生回路２３、位相比較器２６、ローパスフ
イルタ（LPF）２７によつて第２のPLL回路２９
が構成されている。発振器１１の出力は分周器１
０により１／Ｍに分周され、周波数混合器３１に
よつて発振器９の出力とミツクスアツプされ、信
号受信系の周波数混合器８に供給される。すなわ
ち、発振器１１の出力を直接第２局部発振周波数
として使用するのではなく、１／Ｍに分周した後
に第２局部発振周波数として使用すべく第２局部
発振器を構成しているため、第２局部発振器の変
化し得る最小周波数間隔は第２のPLL回路２９で
ロツク可能な最小周波数間隔の１／Ｍにすること
がが可能となる。以上の様子を数式で説明すると
次のようになる。入力信号周波数をS、基準周
波数発生回路１７，２３の出力周波数をそれぞれ
Ｆ、、プログラマブルカウンタ１８，２４の分
周比をそれぞれＮ、ｎ、発振器９の発振周波数を
Xとすれば、 局部発振器５の周波数はX＋Ｎ・Ｆ 周波数混合器４の出力周波数はX＋Ｎ・Ｆ−S 発振器１１の発振周波数はｎ・ 周波数混合器３１の出力周波数はX＋（ｎ・／
Ｍ）となり、したがつて、周波数混合器８の出力
周波数は X＋（ｎ・／Ｍ）−（X＋Ｎ・Ｆ−S） ＝ｎ・／Ｍ−Ｎ・Ｆ＋S となる。この周波数は第２中間周波アンプ１３の
中心周波数iに等しくなるできであるから、 i＝ｎ・／Ｍ−Ｎ・Ｆ＋S ∴S＝Ｎ・Ｆ−ｎ（／Ｍ）＋i ……(1) となる。（ただし、Ｎ，ｎ，Ｍは整数） 上式から明らかなように受信周波数は第1PLL
回路２８により周波数間隔Ｆごとに粗調され、第
2PLL回路２９により周波数／Ｍごとに微調さ
れることがわかる。
なお、発振器９の発振周波数Xが受信周波数
に関係しないということも、この回路構成の特微
である。また、発振器９の配置を第２図のように
変えても上述と同様の動作を得ることができる。
第２図において、発振器９の出力は直接周波数混
合器８に供給されれる。一方、分周器１０の出力
は周波数混合器３１によつて上記発振器９の出力
と混合され、さらにこの出力は混合器３０によつ
て発振器５の出力と混合されるように構成されて
いる。発振器９の周波数はX、分周器１０の出
力はｎ・／Ｍであるから、周波数混合器３１の
出力はX−ｎ・／Ｍとなり、発振器５の周波
数はＮ・Ｆ＋X−ｎ・／Ｍとなる。したがつ
て混合器４の出力はNF＋X−ｎ／Ｍ−Sとな り、混合器８の出力は X−（NF＋X−n〓／Ｍ−S） ＝ｎ・／Ｍ−Ｎ・Ｆ＋S となる。これは第２中間周波アンプ１３の中心周
波数iに等しくなるできであるから、 i＝ｎ・／Ｍ−Ｎ・Ｆ＋S ∴S＝Ｎ・Ｆ−ｎ・／Ｍ＋i …(2) となり、前述の第(1)式に等しくなる。
に関係しないということも、この回路構成の特微
である。また、発振器９の配置を第２図のように
変えても上述と同様の動作を得ることができる。
第２図において、発振器９の出力は直接周波数混
合器８に供給されれる。一方、分周器１０の出力
は周波数混合器３１によつて上記発振器９の出力
と混合され、さらにこの出力は混合器３０によつ
て発振器５の出力と混合されるように構成されて
いる。発振器９の周波数はX、分周器１０の出
力はｎ・／Ｍであるから、周波数混合器３１の
出力はX−ｎ・／Ｍとなり、発振器５の周波
数はＮ・Ｆ＋X−ｎ・／Ｍとなる。したがつ
て混合器４の出力はNF＋X−ｎ／Ｍ−Sとな り、混合器８の出力は X−（NF＋X−n〓／Ｍ−S） ＝ｎ・／Ｍ−Ｎ・Ｆ＋S となる。これは第２中間周波アンプ１３の中心周
波数iに等しくなるできであるから、 i＝ｎ・／Ｍ−Ｎ・Ｆ＋S ∴S＝Ｎ・Ｆ−ｎ・／Ｍ＋i …(2) となり、前述の第(1)式に等しくなる。
さて、前述の説明において＝1KHz、Ｍ＝10
とすれば、発振器１１の周波数は1KHz毎にロツ
クすることが可能であるから分周器１０の出力は
100Hzごとに変化することになる。すなわち、周
波数混合器８に対する第２局部発振器の周波数は
100Hz毎に変化させることが可能となる。ただ
し、分周器１０の出力は周波数混合器３１によつ
てミツクスアツプされているから絶対値は変化す
るが、周波数間隔は変らない。また、第１のPLL
回路２８において、Ｆ＝1KHzとすれば、第１局
部発振器５は1KHzごとに変化することが可能
で、受信周波数を1KHz刻みで粗調することがで
きる。これと前述の第２局部発振器が100Hzごと
に変化できるということから、結局、信号受信周
波数は100Hzごとに同調できるということにな
る。このように1KHzごとの同調を第１局部発振
器５で、100Hzごとの同調を第２局部発振器で行
なうことにし、これを連続的に動作させるため
に、ｎが10ステツプ変化するごとにＮを１ステツ
プずつ変化させるごとくＮ，ｎを分周比演算回路
２２で演算するように構成する。分周比演算回路
２２はたとえばマイクロコンピユータなどで容易
に実現できる。
とすれば、発振器１１の周波数は1KHz毎にロツ
クすることが可能であるから分周器１０の出力は
100Hzごとに変化することになる。すなわち、周
波数混合器８に対する第２局部発振器の周波数は
100Hz毎に変化させることが可能となる。ただ
し、分周器１０の出力は周波数混合器３１によつ
てミツクスアツプされているから絶対値は変化す
るが、周波数間隔は変らない。また、第１のPLL
回路２８において、Ｆ＝1KHzとすれば、第１局
部発振器５は1KHzごとに変化することが可能
で、受信周波数を1KHz刻みで粗調することがで
きる。これと前述の第２局部発振器が100Hzごと
に変化できるということから、結局、信号受信周
波数は100Hzごとに同調できるということにな
る。このように1KHzごとの同調を第１局部発振
器５で、100Hzごとの同調を第２局部発振器で行
なうことにし、これを連続的に動作させるため
に、ｎが10ステツプ変化するごとにＮを１ステツ
プずつ変化させるごとくＮ，ｎを分周比演算回路
２２で演算するように構成する。分周比演算回路
２２はたとえばマイクロコンピユータなどで容易
に実現できる。
また、以上の説明ではＭ＝10としたが、これを
他の任意の整数に置き替えることができるのは勿
論であり、この時には周波数Ｆ，も同時に考慮
し、可変し得る周波数の最小間隔を目的の値に設
定することができる。
他の任意の整数に置き替えることができるのは勿
論であり、この時には周波数Ｆ，も同時に考慮
し、可変し得る周波数の最小間隔を目的の値に設
定することができる。
以上のように本発明によれば、第１、第２の局
部発振器をともにPLL回路で構成し得るから、周
波数安定度の非常に優れた受信機を構成すること
が出来、かつ、可変し得る周波数の最小間隔を基
準周波数発生回路の出力周波数および分周器の分
周比Ｍによつて任意に細かくし得るという大きな
特徴を有するものである。また、分周比Ｎ，ｎを
別のデイジタルメモリー素子により記憶し、これ
を任意に呼び出すことがきるように構成しておけ
ば、周波数精度の高いプリセツト同調も可能であ
る。
部発振器をともにPLL回路で構成し得るから、周
波数安定度の非常に優れた受信機を構成すること
が出来、かつ、可変し得る周波数の最小間隔を基
準周波数発生回路の出力周波数および分周器の分
周比Ｍによつて任意に細かくし得るという大きな
特徴を有するものである。また、分周比Ｎ，ｎを
別のデイジタルメモリー素子により記憶し、これ
を任意に呼び出すことがきるように構成しておけ
ば、周波数精度の高いプリセツト同調も可能であ
る。
第１図は本発明のシンセサイザ式受信装置の一
実施例を示すブロツクダイヤグラム、第２図は本
発明のシンセサイザ式受信装置の他の実施例を示
す要部のブロツクダイヤグラムである。 ４，８…周波数混合器、２８，２９…PLL回
路、５…第１局部発振器、９…発振器、３０，３
１…周波数混合器、１７，２３…基準周波数発振
器、１８，２４…プログラマブルカウンタ、２
０，２６…位相比較器、２１，２５…分周比設定
回路、２２…分周比演算回路、１０…分周器。
実施例を示すブロツクダイヤグラム、第２図は本
発明のシンセサイザ式受信装置の他の実施例を示
す要部のブロツクダイヤグラムである。 ４，８…周波数混合器、２８，２９…PLL回
路、５…第１局部発振器、９…発振器、３０，３
１…周波数混合器、１７，２３…基準周波数発振
器、１８，２４…プログラマブルカウンタ、２
０，２６…位相比較器、２１，２５…分周比設定
回路、２２…分周比演算回路、１０…分周器。
Claims (1)
- 【特許請求の範囲】 １ 第１の位相同期ループ回路で制御される第１
の発振回路の出力によつて入力信号周波数を第１
中間周波数に変換し、第２の位相同期ループ回路
で制御される第２の発振回路の出力を分周器によ
り分周し、この出力と第３の発振回路の出力とを
混合する第１の周波数混合器の出力により上記第
１中間周波数を第２中間周波数に変換し、一方、
上記第１の発振回路の出力と上記第３の発振回路
の出力とを混合する第２の周波数混合器の出力を
上記第１の位相同期ループ回路のプログラマブル
カウンタに供給するとともに、上記第１、第２の
位相同期ループ回路のプログラマブルカウンタの
分周比を分周比演算回路により連動制御するよう
にしたことを特徴とするシンセサイザ式受信装
置。 ２ 分周器出力の可変し得る最大周波数間隔と、
第１の発振回路の可変し得る最小周波数間隔とを
等しくしたことを特徴とする特許請求の範囲第１
項記載のシンセサイザ式受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8774179A JPS5612133A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8774179A JPS5612133A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5612133A JPS5612133A (en) | 1981-02-06 |
| JPS6131647B2 true JPS6131647B2 (ja) | 1986-07-22 |
Family
ID=13923345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8774179A Granted JPS5612133A (en) | 1979-07-10 | 1979-07-10 | Synthesizer type receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5612133A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63116251U (ja) * | 1987-01-22 | 1988-07-27 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105947U (ja) * | 1980-01-18 | 1981-08-18 | ||
| JPS56100527A (en) * | 1980-01-12 | 1981-08-12 | Sony Corp | Double super receiver |
| JPS5833778U (ja) * | 1981-08-28 | 1983-03-04 | 三菱電機株式会社 | 点火装置 |
-
1979
- 1979-07-10 JP JP8774179A patent/JPS5612133A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63116251U (ja) * | 1987-01-22 | 1988-07-27 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5612133A (en) | 1981-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US4580289A (en) | Fully integratable superheterodyne radio receiver utilizing tunable filters | |
| TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| US5301366A (en) | High performance frequency tuning with low cost synthesizer | |
| JPS6131647B2 (ja) | ||
| US4339826A (en) | Radio receiver having phase locked loop frequency synthesizer | |
| GB2250877A (en) | Shifting spurious frequencies away from signal frequency | |
| US4095190A (en) | Tuning system | |
| US3838354A (en) | Frequency synthesizer having three control loops | |
| JPS6119184B2 (ja) | ||
| JPH0156580B2 (ja) | ||
| JP2944019B2 (ja) | Ａｆｔ回路およびこれを用いた電子同調チューナ | |
| JP3053838B2 (ja) | 映像中間周波回路 | |
| JP2024048453A (ja) | Ｐｌｌ回路 | |
| JPH0344694B2 (ja) | ||
| JPS639684B2 (ja) | ||
| JPH04271520A (ja) | マルチｐｌｌシンセサイザ | |
| JP2810580B2 (ja) | Ｐｌｌ検波回路 | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 | |
| JPH08195918A (ja) | デジタルアナログ共用受信装置 | |
| JPH055207B2 (ja) | ||
| JPS60245319A (ja) | シンセサイザ方式のｆｍ受信装置 | |
| JPS58177036A (ja) | Ａｍラジオ受信機 | |
| JPS637022A (ja) | 位相同期発振器 |