JP2944019B2 - Aft回路およびこれを用いた電子同調チューナ - Google Patents
Aft回路およびこれを用いた電子同調チューナInfo
- Publication number
- JP2944019B2 JP2944019B2 JP5196874A JP19687493A JP2944019B2 JP 2944019 B2 JP2944019 B2 JP 2944019B2 JP 5196874 A JP5196874 A JP 5196874A JP 19687493 A JP19687493 A JP 19687493A JP 2944019 B2 JP2944019 B2 JP 2944019B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【0001】
【産業上の利用分野】この発明は、AFT(オートファ
インチューニング)回路およびこれを用いた電子同調チ
ューナに関し、詳しくは、AFT回路を無調整化ができ
るような電子同調チューナに関する。
インチューニング)回路およびこれを用いた電子同調チ
ューナに関し、詳しくは、AFT回路を無調整化ができ
るような電子同調チューナに関する。
【0002】
【従来の技術】電子同調チューナとしては、同調回路に
バリキャップを用いたものや、PLLICとコントロー
ラとの組合せで自動選局をもたせたシンセサイザチュー
ナチューナなどがある。TV受信機のVHFやUHFな
どの電子同調では、局部チューナの発振周波数がバリキ
ャップにより制御されるが、このときの周波数変動を所
定の周波数範囲以内に抑える必要がある。しかし、バリ
キャップの容量が信号レベルで変化したり、温度特性で
変化するために所定の周波数の範囲内に抑え難い。その
ため微調整が必要になる。この微調整は、通常、映像中
間周波段(以下中間周波段)の出力を受けて映像中間周
波数(以下中間周波数)に対応する基準周波数と比較し
てそこからの同調ずれで微調整の信号を発生するAFT
回路による。AFT回路は、例えば、中間周波段の出力
を基準周波数と位相比較して、その比較結果に応じた信
号をLPF(ローパスフィルタ)を通してコントローラ
等にフィードバックする。コントローラは、このフィー
ドバック信号に応じてバリキャップの容量を変換させて
局部発振周波数の周波数変動を所定の範囲内に収める制
御をする。
バリキャップを用いたものや、PLLICとコントロー
ラとの組合せで自動選局をもたせたシンセサイザチュー
ナチューナなどがある。TV受信機のVHFやUHFな
どの電子同調では、局部チューナの発振周波数がバリキ
ャップにより制御されるが、このときの周波数変動を所
定の周波数範囲以内に抑える必要がある。しかし、バリ
キャップの容量が信号レベルで変化したり、温度特性で
変化するために所定の周波数の範囲内に抑え難い。その
ため微調整が必要になる。この微調整は、通常、映像中
間周波段(以下中間周波段)の出力を受けて映像中間周
波数(以下中間周波数)に対応する基準周波数と比較し
てそこからの同調ずれで微調整の信号を発生するAFT
回路による。AFT回路は、例えば、中間周波段の出力
を基準周波数と位相比較して、その比較結果に応じた信
号をLPF(ローパスフィルタ)を通してコントローラ
等にフィードバックする。コントローラは、このフィー
ドバック信号に応じてバリキャップの容量を変換させて
局部発振周波数の周波数変動を所定の範囲内に収める制
御をする。
【0003】
【発明が解決しようとする課題】しかし、従来のAFT
回路は、中間周波数に対応する基準周波数を発生させる
同調回路に外部から調整可能な外付けコイル等を使用し
ており、その周波数が所定の基準周波数になるように手
作業で調整する必要がある。その結果、その調整作業に
手間がかかる上に回路をIC化した場合にそれが外付け
の調整部品になってしまう欠点がある。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、AFT回路の同調あるいは発振周波数を中間周波数
に調整をしなくても済むAFT回路およびこれを用いた
電子同調チューナを提供することにある。
回路は、中間周波数に対応する基準周波数を発生させる
同調回路に外部から調整可能な外付けコイル等を使用し
ており、その周波数が所定の基準周波数になるように手
作業で調整する必要がある。その結果、その調整作業に
手間がかかる上に回路をIC化した場合にそれが外付け
の調整部品になってしまう欠点がある。この発明の目的
は、このような従来技術の問題点を解決するものであっ
て、AFT回路の同調あるいは発振周波数を中間周波数
に調整をしなくても済むAFT回路およびこれを用いた
電子同調チューナを提供することにある。
【0004】
【課題を解決するための手段】この発明のAFT回路お
よびこれを用いた電子同調チューナの特徴は、あらかじ
めきめられた中間周波数を含む範囲で発振するVCO
と、中間周波増幅回路の出力信号を受けてVCOの出力
と中間周波増幅回路の出力を位相比較する位相比較回路
と、この位相比較回路の比較結果に応じて外部信号に対
して同調を採るために局部発振周波数を変化させる同調
制御信号を発生する制御信号発生回路と、VCOの周波
数を制御する信号を受けてVCOの発振周波数を制御す
る制御電圧を発生する制御電圧発生回路と、第1および
第2のPLL回路とを備えていて、第1のPLL回路
は、VCOが中間周波数で発振しているときの信号を低
い周波数に変換する周波数変換回路とこの周波数変換回
路の出力を受ける第1の移相器とを有し周波数変換回路
の出力と第1の移相器の出力とを位相比較するものであ
って、位相比較した結果得られる制御信号をVCOの周
波数を制御する信号として制御電圧発生回路に送出する
ものであり、第2のPLL回路は、前記の低い周波数と
同じ周波数の基準周波数発生回路とこの基準周波数発生
回路の出力を受ける第2の移相器とを有し基準周波数発
生回路の出力と第2の移相器の出力とを位相比較するも
のであって、位相比較した結果得られる制御信号を第2
の移相器の移相角を固定する制御信号とし、第1の移相
器と第2の移相器とはその構成が同じで特性がほぼ等し
く、前記の第2の移相器の移相角を固定する制御信号が
第1の移相器の移相角を固定する制御信号にされ、前記
の位相比較回路の比較結果に応じて外部信号に対して同
調を採るための同調制御信号を発生するものである。
よびこれを用いた電子同調チューナの特徴は、あらかじ
めきめられた中間周波数を含む範囲で発振するVCO
と、中間周波増幅回路の出力信号を受けてVCOの出力
と中間周波増幅回路の出力を位相比較する位相比較回路
と、この位相比較回路の比較結果に応じて外部信号に対
して同調を採るために局部発振周波数を変化させる同調
制御信号を発生する制御信号発生回路と、VCOの周波
数を制御する信号を受けてVCOの発振周波数を制御す
る制御電圧を発生する制御電圧発生回路と、第1および
第2のPLL回路とを備えていて、第1のPLL回路
は、VCOが中間周波数で発振しているときの信号を低
い周波数に変換する周波数変換回路とこの周波数変換回
路の出力を受ける第1の移相器とを有し周波数変換回路
の出力と第1の移相器の出力とを位相比較するものであ
って、位相比較した結果得られる制御信号をVCOの周
波数を制御する信号として制御電圧発生回路に送出する
ものであり、第2のPLL回路は、前記の低い周波数と
同じ周波数の基準周波数発生回路とこの基準周波数発生
回路の出力を受ける第2の移相器とを有し基準周波数発
生回路の出力と第2の移相器の出力とを位相比較するも
のであって、位相比較した結果得られる制御信号を第2
の移相器の移相角を固定する制御信号とし、第1の移相
器と第2の移相器とはその構成が同じで特性がほぼ等し
く、前記の第2の移相器の移相角を固定する制御信号が
第1の移相器の移相角を固定する制御信号にされ、前記
の位相比較回路の比較結果に応じて外部信号に対して同
調を採るための同調制御信号を発生するものである。
【0005】
【作用】このように、中間周波数を低い周波数に変換し
た低い周波数領域において、第2のPLL回路によりそ
の移相器の移相角を固定する制御信号を発生し、この制
御信号により無調整で第1のPLL回路の移相器の移相
角を固定する。このことで中間周波数の信号を周波数変
換した低い周波数に第1のPLL回路が固定される。そ
こで、中間周波数を発振領域に含む高い周波数で発振す
るVCOに対してその発振周波数を第1のPLL回路で
発生したこの制御信号をもって設定する。このようにす
れば、第1のPLL回路の制御電圧によりVCOは、常
に中間周波数に一致するように制御される。
た低い周波数領域において、第2のPLL回路によりそ
の移相器の移相角を固定する制御信号を発生し、この制
御信号により無調整で第1のPLL回路の移相器の移相
角を固定する。このことで中間周波数の信号を周波数変
換した低い周波数に第1のPLL回路が固定される。そ
こで、中間周波数を発振領域に含む高い周波数で発振す
るVCOに対してその発振周波数を第1のPLL回路で
発生したこの制御信号をもって設定する。このようにす
れば、第1のPLL回路の制御電圧によりVCOは、常
に中間周波数に一致するように制御される。
【0006】そして、フロントエンド回路の局部発振回
路をLOCとし、中間周波数に固定されたVCOを基準
信号の発振回路として使用してこれと中間周波増幅回路
の出力とを位相比較して比較結果に応じて制御信号発生
回路で同調のための制御信号を発生させるPLLループ
を形成して局部発振回路を制御するようにすれば、中間
周波増幅回路の出力は、中間周波数で発振するVCOの
周波数にロックされる。これにより電子同調が自動的に
働くことになる。しかも、前記の第1,第2のPLL回
路は、無調整回路であるので、このAFT回路も無調整
回路になる。
路をLOCとし、中間周波数に固定されたVCOを基準
信号の発振回路として使用してこれと中間周波増幅回路
の出力とを位相比較して比較結果に応じて制御信号発生
回路で同調のための制御信号を発生させるPLLループ
を形成して局部発振回路を制御するようにすれば、中間
周波増幅回路の出力は、中間周波数で発振するVCOの
周波数にロックされる。これにより電子同調が自動的に
働くことになる。しかも、前記の第1,第2のPLL回
路は、無調整回路であるので、このAFT回路も無調整
回路になる。
【0007】
【実施例】図1は、この発明の電子同調チューナの一実
施例のブロック図である。10は、TV受信機の電子同
調チューナであって、アンテナ8により受信した受信信
号をフロントエンド回路5に入力する。フロントエンド
回路5は、内部に局部発振回路(LOC)5aと混合回
路とを備えていて、受信した高周波信号を、例えば、中
間周波段の信号、NTSC方式では、58.75MHz
であるので、例えば、この周波数帯域まで落とし、中間
周波増幅回路(IFAMP)6に送出する。IFAMP
6は、それを増幅してAFT回路1の位相比較回路21
に加える。マイクロコンピュータ7は、AFT回路1の
ループフィルタ22から得られる同調のための制御電圧
信号を受けて、これに応じてフロントエンド回路5の局
部発振回路5aの発振周波数を変化させてAFT回路1
のVCO20の周波数にロックさせる。
施例のブロック図である。10は、TV受信機の電子同
調チューナであって、アンテナ8により受信した受信信
号をフロントエンド回路5に入力する。フロントエンド
回路5は、内部に局部発振回路(LOC)5aと混合回
路とを備えていて、受信した高周波信号を、例えば、中
間周波段の信号、NTSC方式では、58.75MHz
であるので、例えば、この周波数帯域まで落とし、中間
周波増幅回路(IFAMP)6に送出する。IFAMP
6は、それを増幅してAFT回路1の位相比較回路21
に加える。マイクロコンピュータ7は、AFT回路1の
ループフィルタ22から得られる同調のための制御電圧
信号を受けて、これに応じてフロントエンド回路5の局
部発振回路5aの発振周波数を変化させてAFT回路1
のVCO20の周波数にロックさせる。
【0008】AFT回路1は、同調制御信号生成回路2
と、中間周波数の信号を低い周波数に変換した周波数領
域で動作するPLL回路で構成される中間周波数設定回
路3、そして前記と同じ低い周波数領域でかつ周波数が
基準の周波数で動作するPLL回路で構成される基準制
御信号発生回路4とからなる。
と、中間周波数の信号を低い周波数に変換した周波数領
域で動作するPLL回路で構成される中間周波数設定回
路3、そして前記と同じ低い周波数領域でかつ周波数が
基準の周波数で動作するPLL回路で構成される基準制
御信号発生回路4とからなる。
【0009】同調制御信号生成回路2は、例えば、映像
中間周波数の58.75MHzを含む範囲で発振するV
CO20と、VCO20の出力を受ける位相比較回路2
1、この位相比較回路21から比較結果を受ける、低域
フィルタに対応する先に述べたループフィルタ22と、
VCO20に対してその発振周波数を制御する制御電圧
信号を発生するバイアス回路23とからなる。そして、
バイアス回路23は、中間周波数設定回路3のループフ
ィルタ23からの信号を受けてVCO20の制御電圧を
発生する。
中間周波数の58.75MHzを含む範囲で発振するV
CO20と、VCO20の出力を受ける位相比較回路2
1、この位相比較回路21から比較結果を受ける、低域
フィルタに対応する先に述べたループフィルタ22と、
VCO20に対してその発振周波数を制御する制御電圧
信号を発生するバイアス回路23とからなる。そして、
バイアス回路23は、中間周波数設定回路3のループフ
ィルタ23からの信号を受けてVCO20の制御電圧を
発生する。
【0010】中間周波数設定回路3は、基準信号発振器
45から周波数fs の信号を受けてVCO20の発振周
波数のうち中間周波数に対応する58.75MHzを、
周波数fo (=2M〜3MHz)の低い周波数に変換す
る周波数変換回路(分周器でも可)30と、この周波数
変換回路30の出力を受け、そのカットオフ周波数が制
御信号に応じて制御される、例えば、2次のバタワース
・ローパスのアクティブフィルタ31、周波数変換回路
30の出力とアクティブフィルタ31の出力とを受けて
これら信号の位相を比較する位相比較回路32、この位
相比較回路32から比較結果を受ける、低域フィルタに
対応する先の述べたループフィルタ33とからなる。
45から周波数fs の信号を受けてVCO20の発振周
波数のうち中間周波数に対応する58.75MHzを、
周波数fo (=2M〜3MHz)の低い周波数に変換す
る周波数変換回路(分周器でも可)30と、この周波数
変換回路30の出力を受け、そのカットオフ周波数が制
御信号に応じて制御される、例えば、2次のバタワース
・ローパスのアクティブフィルタ31、周波数変換回路
30の出力とアクティブフィルタ31の出力とを受けて
これら信号の位相を比較する位相比較回路32、この位
相比較回路32から比較結果を受ける、低域フィルタに
対応する先の述べたループフィルタ33とからなる。
【0011】ここで、ループフィルタ33によりフィル
タされた信号は、中間周波数の信号に対して比較的長い
周期(低速)でVCO20の発振周波数を中間周波数の
58.75MHzに設定する制御電圧信号になる。ま
た、アクティブフィルタ31は、ここでは、例えば、カ
ットオフ周波数を周波数変換回路30の出力の周波数に
対応させることで周波数変換回路30の出力(カットオ
フ周波数の信号)に対して90度の位相差(位相遅れ)
を持つ出力を発生する移相器である。したがって、位相
比較回路32の比較結果は、アクティブフィルタ31が
正確なカットオフ特性を有するときには、カットオフ周
波数の入力信号に対して90度の位相差の信号を発生す
る。なお、ここでの位相差は、90度に限定されるもの
ではなく、あらかじめ設定された所定の位相差があれば
よい。
タされた信号は、中間周波数の信号に対して比較的長い
周期(低速)でVCO20の発振周波数を中間周波数の
58.75MHzに設定する制御電圧信号になる。ま
た、アクティブフィルタ31は、ここでは、例えば、カ
ットオフ周波数を周波数変換回路30の出力の周波数に
対応させることで周波数変換回路30の出力(カットオ
フ周波数の信号)に対して90度の位相差(位相遅れ)
を持つ出力を発生する移相器である。したがって、位相
比較回路32の比較結果は、アクティブフィルタ31が
正確なカットオフ特性を有するときには、カットオフ周
波数の入力信号に対して90度の位相差の信号を発生す
る。なお、ここでの位相差は、90度に限定されるもの
ではなく、あらかじめ設定された所定の位相差があれば
よい。
【0012】基準制御信号発生回路4は、基準信号発振
器45から周波数fs の信号を受けてこれを前記周波数
fo と同じ周波数で周波数変動のほとんどない基準周波
数fosに変換する周波数変換回路40と、この周波数変
換回路40の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される2次のアクティブフィルタ4
1、周波数変換回路40の出力とアクティブフィルタ4
1の出力とを受けてこれら信号の位相を比較する位相比
較回路42、この位相比較回路42から比較結果を受け
る、低域フィルタに対応するループフィルタ43と、ル
ープフィルタ43の出力を受けてこれを2次のアクティ
ブフィルタ41のカットオフ周波数がfoになるような
フィードバック制御信号を発生する前記バイアス回路4
4とを備えていて、バイアス回路44の出力が2次のア
クティブフィルタ31,41に送出される。ここで、ア
クティブフィルタ31,41は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路44は、この場合に
は、アクティブフィルタ41がカットオフ周波数fo の
入力信号に対して90度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
器45から周波数fs の信号を受けてこれを前記周波数
fo と同じ周波数で周波数変動のほとんどない基準周波
数fosに変換する周波数変換回路40と、この周波数変
換回路40の出力を受け、そのカットオフ周波数が制御
信号に応じて制御される2次のアクティブフィルタ4
1、周波数変換回路40の出力とアクティブフィルタ4
1の出力とを受けてこれら信号の位相を比較する位相比
較回路42、この位相比較回路42から比較結果を受け
る、低域フィルタに対応するループフィルタ43と、ル
ープフィルタ43の出力を受けてこれを2次のアクティ
ブフィルタ41のカットオフ周波数がfoになるような
フィードバック制御信号を発生する前記バイアス回路4
4とを備えていて、バイアス回路44の出力が2次のア
クティブフィルタ31,41に送出される。ここで、ア
クティブフィルタ31,41は、同じ構成で特性の揃っ
たフィルタであり、バイアス回路44は、この場合に
は、アクティブフィルタ41がカットオフ周波数fo の
入力信号に対して90度の位相差を持つ移相器として動
作するようにフィードバック制御する制御値を発生す
る。
【0013】次に動作を説明すると、基準制御信号発生
回路4は、バイアス回路44からアクティブフィルタ4
1に対して基準周波数fosによるPLLのフィードバッ
クループが形成されているので、バイアス回路44は、
周波数変換回路40の出力に対して、アクティブフィル
タ41の出力の位相が90度の位相差で安定し、その位
相差に対応するようなバイアス電圧(電流値でも可)を
発生する。これをアクティブフィルタ41,31のそれ
ぞれに送出する。これにより、アクティブフィルタ4
1,31のフィルタ特性が同一になり、中間周波数設定
回路3のループも基準周波数fosと同じ周波数fo に対
してバイアス回路23、VCO20、周波数変換回路3
0、アクティブフィルタ31のルートでPLLが形成さ
れ、ループフィルタ33から出力される電圧値(電流値
でも可)は、このPLL回路を周波数波数fo に維持す
るように制御する。
回路4は、バイアス回路44からアクティブフィルタ4
1に対して基準周波数fosによるPLLのフィードバッ
クループが形成されているので、バイアス回路44は、
周波数変換回路40の出力に対して、アクティブフィル
タ41の出力の位相が90度の位相差で安定し、その位
相差に対応するようなバイアス電圧(電流値でも可)を
発生する。これをアクティブフィルタ41,31のそれ
ぞれに送出する。これにより、アクティブフィルタ4
1,31のフィルタ特性が同一になり、中間周波数設定
回路3のループも基準周波数fosと同じ周波数fo に対
してバイアス回路23、VCO20、周波数変換回路3
0、アクティブフィルタ31のルートでPLLが形成さ
れ、ループフィルタ33から出力される電圧値(電流値
でも可)は、このPLL回路を周波数波数fo に維持す
るように制御する。
【0014】一方、周波数波数fo は、VCO20の発
振周波数のうち中間周波数について周波数変換したもの
であるので、ループフィルタ33から出力される電圧値
は、同調制御信号生成回路2におけるVCO20の発振
周波数を中間周波数に維持する値になる。ここで、重要
なことは、基準信号発振器45により発生する周波数f
s は、製造されたICによってばらつくことが少ないこ
と、アクティブフィルタ41,31の特性は、同一IC
の内部では揃っていること、さらに、各周波数変換回路
や、ループフィルタ、バイアス回路等は、扱う周波数が
同調制御信号生成回路2の周波数に比べて1/10以下
の低い周波数であるので、調整を必要とするほどの変動
はないことである。その結果、移相器であるアクティブ
フィルタ31の周波数fo に対する移相角を無調整化
し、フィルタ特性を固定化できる。そこで、PLLの中
間周波数設定回路3は、周波数fo に対して安定したP
LL制御になる。したがって、ループフィルタ33から
出力される電圧値は、たとえ無調整であっても、同調制
御信号生成回路2のVCO20の発振周波数を中間周波
数に設定するのに十分な制御値になる。
振周波数のうち中間周波数について周波数変換したもの
であるので、ループフィルタ33から出力される電圧値
は、同調制御信号生成回路2におけるVCO20の発振
周波数を中間周波数に維持する値になる。ここで、重要
なことは、基準信号発振器45により発生する周波数f
s は、製造されたICによってばらつくことが少ないこ
と、アクティブフィルタ41,31の特性は、同一IC
の内部では揃っていること、さらに、各周波数変換回路
や、ループフィルタ、バイアス回路等は、扱う周波数が
同調制御信号生成回路2の周波数に比べて1/10以下
の低い周波数であるので、調整を必要とするほどの変動
はないことである。その結果、移相器であるアクティブ
フィルタ31の周波数fo に対する移相角を無調整化
し、フィルタ特性を固定化できる。そこで、PLLの中
間周波数設定回路3は、周波数fo に対して安定したP
LL制御になる。したがって、ループフィルタ33から
出力される電圧値は、たとえ無調整であっても、同調制
御信号生成回路2のVCO20の発振周波数を中間周波
数に設定するのに十分な制御値になる。
【0015】一方、図1のAFT回路1のVCO20の
出力は、位相比較回路21の比較基準信号として加えら
れている。その比較結果がループ類22を経てマイクロ
コンピュータ7に加えられ、これにより局部発振回路5
aの発振周波数を制御する信号に変換されることから、
ここに、局部発振回路5aをVCOとし、IFAMP
6、位相比較回路21,ループフィルタ22、マイクロ
コンピュータ7に至るPLLループが形成される。位相
比較回路21の比較基準信号(VCO20の発振信号)
が中間周波数に合わされているので、このPLLループ
は、IFAMP6の出力を中間周波数にロックするよう
に動作する。その結果、電子同調が自動的になされる。
出力は、位相比較回路21の比較基準信号として加えら
れている。その比較結果がループ類22を経てマイクロ
コンピュータ7に加えられ、これにより局部発振回路5
aの発振周波数を制御する信号に変換されることから、
ここに、局部発振回路5aをVCOとし、IFAMP
6、位相比較回路21,ループフィルタ22、マイクロ
コンピュータ7に至るPLLループが形成される。位相
比較回路21の比較基準信号(VCO20の発振信号)
が中間周波数に合わされているので、このPLLループ
は、IFAMP6の出力を中間周波数にロックするよう
に動作する。その結果、電子同調が自動的になされる。
【0016】ここで、中間周波数設定回路3や基準制御
信号発生回路4は、無調整であるので、AFT回路1全
体は無調整になる。
信号発生回路4は、無調整であるので、AFT回路1全
体は無調整になる。
【0017】以上説明してきたが、移相器として用いる
回路は、どのような回路であってもよいが、IC化し易
い回路がよい。また、その移相角は90度に限定される
ものではなく、変換周波数fo に対して位相が固定され
るようなものであればよい。実施例では、中間周波数か
ら周波数の低いPLL回路に変換しているが、その変換
周波数は、調整が不要な程度に低い周波数に変換すれば
よく、実施例の2〜3MHzに限定されるものではな
い。また、実施例では、映像中間周波について説明して
いるが、この発明は、例えば、FM受信機等の中間周波
に対して適用されてもよく、いわゆる高周波の受信信号
に対して局部発振と混合により中間周波に落とすような
信号処理回路の中間周波であればどのような回路であっ
ても適用可能である。
回路は、どのような回路であってもよいが、IC化し易
い回路がよい。また、その移相角は90度に限定される
ものではなく、変換周波数fo に対して位相が固定され
るようなものであればよい。実施例では、中間周波数か
ら周波数の低いPLL回路に変換しているが、その変換
周波数は、調整が不要な程度に低い周波数に変換すれば
よく、実施例の2〜3MHzに限定されるものではな
い。また、実施例では、映像中間周波について説明して
いるが、この発明は、例えば、FM受信機等の中間周波
に対して適用されてもよく、いわゆる高周波の受信信号
に対して局部発振と混合により中間周波に落とすような
信号処理回路の中間周波であればどのような回路であっ
ても適用可能である。
【0018】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、中間周波数を低い周波数に変換した低
い周波数領域において、第2のPLL回路によりその移
相器の移相角を固定する制御信号を発生し、この制御信
号により無調整で第1のPLL回路の移相器の移相角を
固定することで、中間周波数の信号を周波数変換した低
い周波数に第1のPLL回路を固定する。そして、中間
周波数を発振領域に含む高い周波数で発振するVCOに
対してその発振周波数を第1のPLL回路で発生したこ
の制御信号をもって設定する。その結果、第1のPLL
回路の制御電圧によりVCOは、常に中間周波数に一致
するように制御される。そして、この中間周波数に固定
されたVCOをAFT回路における基準信号の発振回路
として使用しているので、このAFT回路が無調整回路
になる。
発明にあっては、中間周波数を低い周波数に変換した低
い周波数領域において、第2のPLL回路によりその移
相器の移相角を固定する制御信号を発生し、この制御信
号により無調整で第1のPLL回路の移相器の移相角を
固定することで、中間周波数の信号を周波数変換した低
い周波数に第1のPLL回路を固定する。そして、中間
周波数を発振領域に含む高い周波数で発振するVCOに
対してその発振周波数を第1のPLL回路で発生したこ
の制御信号をもって設定する。その結果、第1のPLL
回路の制御電圧によりVCOは、常に中間周波数に一致
するように制御される。そして、この中間周波数に固定
されたVCOをAFT回路における基準信号の発振回路
として使用しているので、このAFT回路が無調整回路
になる。
【図1】 図1は、この発明の電子同調チューナの一実
施例のブロック図である。
施例のブロック図である。
1 AFT回路、 2 同調制御信号生成回路、 3 中間周波数設定回路、 4 基準制御信号発生回路、 20 VCO、 21,31,41 位相比較回路、 22,33,43 ループフィルタ、 23,44 バイアス回路、 45 基準発振器。
Claims (3)
- 【請求項1】あらかじめきめられた中間周波数を含む範
囲で発振するVCOと、中間周波増幅回路の出力信号を
受けて前記VCOの出力と中間周波増幅回路の出力を位
相比較する位相比較回路と、前記VCOの周波数を制御
する信号を受けて前記VCOの発振周波数を制御する制
御電圧を発生する制御電圧発生回路と、第1および第2
のPLL回路とを備え、 前記第1のPLL回路は、前記VCOが前記中間周波数
で発振しているときの信号を低い周波数に変換する周波
数変換回路とこの周波数変換回路の出力を受ける第1の
移相器とを有し前記周波数変換回路の出力と前記第1の
移相器の出力とを位相比較するものであって、位相比較
した結果得られる制御信号を前記VCOの周波数を制御
する信号として前記制御電圧発生回路に送出するもので
あり、 前記第2のPLL回路は、前記低い周波数と同じ周波数
の基準周波数発生回路とこの基準周波数発生回路の出力
を受ける第2の移相器とを有し前記基準周波数発生回路
の出力と前記第2の移相器の出力とを位相比較するもの
であって、位相比較した結果得られる制御信号を第2の
移相器の移相角を固定する制御信号とし、前記第1の移
相器と第2の移相器とはその構成が同じで特性がほぼ等
しく、前記第2の移相器の移相角を固定する制御信号が
第1の移相器の移相角を固定する制御信号にされ、前記
位相比較回路の比較結果に応じて外部信号に対して同調
を採るための同調制御信号を発生するAFT回路。 - 【請求項2】あらかじめきめられた中間周波数を含む範
囲で発振するVCOと、 中間周波増幅回路の出力信号を受けて前記VCOの出力
と中間周波増幅回路の出力を位相比較する第1の位相比
較回路と、 前記VCOの周波数を制御する信号を受けて前記VCO
の発振周波数を制御する制御電圧を発生する制御電圧発
生回路と、 前記VCOが前記中間周波数で発振しているときの信号
を低い周波数に変換する周波数変換回路と、この周波数
変換回路の出力を受けて第1の制御信号に応じた所定の
位相差の出力を発生する第1の移相器と、この第1の移
相器の出力と前記周波数変換回路の出力との位相を比較
する第2の位相比較回路と、この第2の位相比較回路の
出力を受け、その出力を前記第2の入力として前記制御
電圧発生回路に加える低域フィルタ回路とを備える中間
周波数設定回路と、 基準周波数信号を前記低い周波数に周波数変換する周波
数変換回路と、この周波数変換回路の出力を受けて第2
の制御信号に応じた所定の位相差の出力を発生する第2
の移相器と、この第2の移相器の出力と前記周波数変換
回路の出力との位相を比較する第3の位相比較回路と、
この第3の位相比較回路の出力を受ける低域フィルタ回
路と、この低域フィルタ回路の出力に応じて前記第2の
移相器にあらかじめ決められた位相差の信号を発生させ
る制御信号を第1および第2の制御信号として第1およ
び第2の移相器に送出する制御信号発生回路を備えてい
て、第1および第2の移相器の特性がほぼ等しく、前記
第1の位相比較回路の比較結果に応じて外部信号に対し
て同調を採るための同調制御信号を発生するAFT回
路。 - 【請求項3】受信した高周波の信号を局部発振周波数と
混合して中間周波に落とすフロントエンド回路と、この
フロントエンド回路からの中間周波の信号を増幅する中
間周波増幅回路と、あらかじめきめられた中間周波数を
含む範囲で発振するVCOと、前記中間周波増幅回路の
出力信号を受けて前記VCOの出力と中間周波増幅回路
の出力を位相比較する位相比較回路と、この位相比較回
路の比較結果に応じて外部信号に対して同調を採るため
に前記局部発振周波数を変化させる同調制御信号を発生
する制御信号発生回路と、前記VCOの周波数を制御す
る信号を受けて前記VCOの発振周波数を制御する制御
電圧を発生する制御電圧発生回路と、第1および第2の
PLL回路と、前記同調制御信号を受けて前記フロント
エンド回路の前記局部発振周波数を制御して同調を採る
制御回路とを備え、 前記第1のPLL回路は、前記VCOが前記中間周波数
で発振しているときの信号を低い周波数に変換する周波
数変換回路とこの周波数変換回路の出力を受ける第1の
移相器とを有し前記周波数変換回路の出力と前記第1の
移相器の出力とを位相比較するものであって、位相比較
した結果得られる制御信号を前記VCOの周波数を制御
する信号として前記制御電圧発生回路に送出するもので
あり、 前記第2のPLL回路は、前記低い周波数と同じ周波数
の基準周波数発生回路とこの基準周波数発生回路の出力
を受ける第2の移相器とを有し前記基準周波数発生回路
の出力と前記第2の移相器の出力とを位相比較するもの
であって、位相比較した結果得られる制御信号を第2の
移相器の移相角を固定する制御信号とし、前記第1の移
相器と第2の移相器とはその構成が同じで特性がほぼ等
しく、前記第2の移相器の移相角を固定する制御信号が
第1の移相器の移相角を固定する制御信号にされる電子
同調チューナ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5196874A JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Aft回路およびこれを用いた電子同調チューナ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5196874A JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Aft回路およびこれを用いた電子同調チューナ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0730375A JPH0730375A (ja) | 1995-01-31 |
JP2944019B2 true JP2944019B2 (ja) | 1999-08-30 |
Family
ID=16365091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5196874A Expired - Fee Related JP2944019B2 (ja) | 1993-07-14 | 1993-07-14 | Aft回路およびこれを用いた電子同調チューナ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2944019B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4610698B2 (ja) | 2000-06-23 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | Aft回路 |
-
1993
- 1993-07-14 JP JP5196874A patent/JP2944019B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0730375A (ja) | 1995-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5311318A (en) | Double conversion digital tuning system using separate digital numbers for controlling the local oscillators | |
US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
US5179729A (en) | Tuner station selecting apparatus | |
JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
US7660566B2 (en) | System for creating a programmable tuning voltage | |
US4355413A (en) | Phase locked loop circuit | |
US5329250A (en) | Double phase locked loop circuit | |
US6731348B2 (en) | Television tuner having simple layout and capable of receiving FM broadcast signals without interference | |
JP2944019B2 (ja) | Aft回路およびこれを用いた電子同調チューナ | |
KR960000141B1 (ko) | 업컨버젼을 이용한 라디오파 수신회로 | |
JPH0156580B2 (ja) | ||
JP2881715B2 (ja) | Pll回路およびこれを用いるtv信号処理装置 | |
JPS6131647B2 (ja) | ||
JP3053838B2 (ja) | 映像中間周波回路 | |
JPH0352411A (ja) | 受信機のチューニング方法 | |
JPH0438587Y2 (ja) | ||
JP4417533B2 (ja) | Tv受信機用中間周波数回路 | |
KR0132903Y1 (ko) | 안테나 자동 조정회로 | |
JP2000299646A (ja) | ダブルコンバージョンチューナ | |
JP4199899B2 (ja) | 同調装置 | |
JPH0766630A (ja) | Pll同期検波器 | |
JPH02224530A (ja) | チューナ選局装置 | |
JPS61111016A (ja) | Pll周波数シンセサイザ方式tv受像機 | |
JPS60245319A (ja) | シンセサイザ方式のfm受信装置 | |
JPH06291695A (ja) | 信号処理回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |