JPS61288490A - 半導体素子の整列実装方法 - Google Patents

半導体素子の整列実装方法

Info

Publication number
JPS61288490A
JPS61288490A JP60130249A JP13024985A JPS61288490A JP S61288490 A JPS61288490 A JP S61288490A JP 60130249 A JP60130249 A JP 60130249A JP 13024985 A JP13024985 A JP 13024985A JP S61288490 A JPS61288490 A JP S61288490A
Authority
JP
Japan
Prior art keywords
mounting
positioning
substrate
alignment
jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60130249A
Other languages
English (en)
Inventor
荒尾 義範
戸倉 和男
俊 岡田
田辺 宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60130249A priority Critical patent/JPS61288490A/ja
Publication of JPS61288490A publication Critical patent/JPS61288490A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は基板上に多数の半導体素子をそれぞれ対応す
る接着パッド上に位置決めして整列実装する方法に関す
る。
(従来の技術) 従来から、多数の半導体素子例えば発光素子を基板上に
整列させたアレイがプリンタ、ファクシミリ或いはその
他の装置に利用されている・このように半導体素子アレ
イを形成するに当り、多数の半導体素子(以下、チップ
ともいう)を基板に設けたそれぞれ専用の接着パッド上
に位置決めして整列させるための半導体素子整列実装方
法が提案されている(例えば文献:特公昭59−375
77号及び日経エレクトロニクス (1982年6月7
日号)ptes〜202に開示された原理を応用した装
置を利用した方法がある)、シかしながら、このような
装置を使用した実装方法では、実装するチップの大きさ
が一定以上のものに限られ、また、位置決め精度も充分
ではなかった。
そこで、この出願人に係る特願昭60−59320号に
おいて、実装する素子の大きさに拘らず、正確に位置決
め出来る半導体素子の整列実装方法が提案された。
この方法につき第5図〜第8図を参照して簡単に説明す
る。
第5図において、11は基板であり、例えば36債の素
子を実装するための実装用接着パッド12が素子すなわ
ちチップの整列方向に多数形成されている。そのパッド
12に銀糸導電性接着剤13を例えば印刷方法で供給す
る。14は配線パターンである。
第6図はこの基板11上に素子を整列するための、先に
提案された位置決め用突き当て治具の一例を概略的に示
す斜視図である。
図示例の治具は、ベース部15、この上に順次に積層し
て固定した肉薄の第一及び第二位置決め板113及び1
7及びその上側に固定された肉厚の押え板18をネジ等
の固定具19で固定した構造体と、基板11をセットし
た時にこれを固定するための基板固定金具20とからな
っている。これらベース部15、位置決め板18.17
及び押え板18を例えばステンレス材料で形成する。
この突き当て治具は、基板11を搭載するベース部15
の面15aと、素子整列の直線方向の位置精度を出すた
めの側面21と、整列の第一素子を固定する側面22と
を有している。
第7図は基板11を突き当て治具にセットした状態を示
す斜視図であり、基板11を固定金具20を用いて治具
にセットする。
第8図は素子を基板11上に整列実装した状態を概略的
に示す治具要部の斜視図である。−例として1mmX3
.5mmX0.25mmの寸法の素子を36個、−直線
上に、整列実装する場合を示す、整列の第一番目の素子
23を素子付き当て治具の直線方向の位置精度を出す側
面21及び固定側面22にそれぞれ押しつけて位置決め
する。
次に、第二、第三番目の素子24.25等を順次に実装
する。この実装に先立ち、第一素子23と第二素子24
との間に所要の間隔を確保するため、例えば30JLm
の径のアルミワイヤ等のスペーサ2Bをセットし、次に
、第二素子24を直線方向の位置決め精度を出す側面2
1の方向及び、スペーサ2B及び位置決め済みの素子2
3を介して、側面22の方向に押しつける。このように
、下位の順位の各素子をスペーサ27.2811・・を
設けてこの押しつけ方法で実装する。
このような各素子の位置決め後に、150℃で安定した
恒温層中に入れて30分間加熱し、よって銀糸導電接着
剤13を硬化させて基板11と素子23.24.25、
・・・とを固定する。
その後、冷却し、基板11を突き当て治具かち取り外し
、スペーサ2B、27.28・φ・を除去するか或いは
適当に処理して素子間に残存させておく。
このようにして素子を実装した場合には、その実装精度
は、直線方向の位置精度で±501Lmであり、間隔は
30Bm±74mで実装することが出来る。
(発明が解決しようとする問題点) しかしながら、このうような構成の素子突き当て治具を
使用して半導体素子すなわちチップを実装する方法では
、突き当て治具とスペーサとが別々になっているため、
30pmの径というような微細なスペーサをチップ間に
その都度セットしたり、所要に応じチップ間に挟まって
いるスペーサを取り除く等の繊細で困難な操作を行わね
ばならず、工程数及び製造コストが掛るという問題があ
った。
この発明の目的は、これらの困難な操作を必要とせずに
、基板上に素子を精度良く容易に整列実装することが出
来る半導体素子の実装方法を提供することにある。
(問題点を解決するための手段) この目的の達成を図るため、この発明によれば、基板上
に多数の半導体素子をそれぞれ対応する接着パッド上に
位置決めして整列実装するに当り、素子整列方向及びこ
れと直交する方向に位置決めするための直線状の第一及
び第二位置決め部と、実装する各素子間を離間させるた
めのスペーサとが一体形成された整列実装治具を使用し
て、各素子を基板上に実装して整列させる方法である。
この場合、第一位置決め部の端部と、スペーサとの間に
空隙を設けておくのが好適である。
(作用) この方法によれば、予め、素子整列実装治具に整列方向
の位置決め精度を確保する第一位置決め部としての側面
と、この方向と直交する方向の第一番目の素子の位置決
め精度を確保するための第二位置決め部である側面と、
各素子間を離間させるためのスペーサとが予め設けられ
ている治具を使用して素子を整列実装するのであるから
、スペーサセットやその取り除き等の繊細で困難な操作
を行うことなく、従って、簡単かつ容易に実装作業を行
うことが出来る。
(実施例) 以下、第1図〜第4図を参照してこの発明の詳細な説明
する。尚、これら図に示す各構成成分は概略的に示しで
あるにすぎず、これら構成成分の寸法、形状及び配置関
係は図示の例に限定されるものではないことを理解され
たい。
第1図はこの発明の素子整列実装方法の実施例を説明す
るための説明図であり、第2図はこの実装方法に使用す
る素子整列実装治具を概略的に示す平面図である。
この発明においても、−例として、第5図に示す基板に
チップを実装するものとする・第2図に示す治具は、整
列の直線方向の位置決を行うための第一位置決め部とし
ての第一側面30と、第一番目の素子を位置決め固定す
るための第゛二位置決め部としての第二側面31と、ス
ペーサ32とを一体にして設けた構造となっている。
この一体構造の治具を形成する方法として、例えば、ス
テンレス板33を化学的にミーリングする方法、或いは
、スペーサ32を、直線方向の位置を出す第一側面30
及び第一番目の素子を位置決め固定する第二側面31が
設けられているステンレス板33に、スポット溶接、半
田付け、耐熱接着剤等で固定する方法がある。従って、
第3図に示すように、このステンレス板33には、これ
ら第一及び第二側面30及び31と、スペーサ32とで
、素子の整列実装方向に素子を実装するための穴34が
形成された状態となっている。また、第3図に示すよう
に、このステンレス板33には素子の実装の際に挿入が
円滑に行えるように、第一側面30とスペーサ32との
間に空隙35を形成する。尚、第1図及び第2図におい
て、36はステンレス板33と基板11との間に介挿さ
れるあて板である。このあて板3Bの中央用には素子実
装用穴34を介して基板11の素子実装箇所を露出させ
るための穴37が設けられている。
第1図に示すように、この治具に例えば36個の素子実
装用の接着バッド12に接着剤13が供給されている基
板11(第5図参照)をセットする。この場合、第一番
目の素子23を、直線方向の位置を出す第一側面30と
、この素子23の位置決め固定用の第二側面31とに突
き当ててセットする。
次に、第二番目の素子24をスペーサ32の側面と、第
一側面30とに突き当てて実装する。このようにして順
次に下位の素子を実装する。
このようにして、半導体素子23.24.25を基板1
1に実装した後、従来と同様に150℃に安定した恒温
槽で30分間加熱して銀糸導電接着剤を硬化させて、基
板11と素子23.24.25とを固定する。冷却後、
素子の整列実装治具と基板とのセットを外し、素子の整
列実装を完了する。
第4図はこの発明の詳細な説明するために使用する素子
整列治具の他の例を示す一部切欠平面図である。
この実施例では、整列方向すなわち直線方向の位置決め
精度を出す第一側面30と、第一番目の素子の固定用の
第二側面31とが形成されたステンレス板33にスペー
サ32が入る溝38を形成し、その溝38にスペーサ3
2をセットして、スポット溶接、接着剤、その他の好適
な手段を用いて固定する。このスペーサ32を固定した
部分を覆う覆い板38を設ける。この覆い板39と、あ
て板36との間にステンレス板33を挟んで固定して、
素子整列治具を構成する。
この場合の素子の実装方法は第一実施例と同様にして行
うことが出来る。
この発明は上述した実施例にのみ限定されるものではな
い0例えば、使用する治具の形態は素子整列のパターン
に応じて位置決め部の配置関係をはじめその他の点で種
々変更することが出来る。
尚、接着パッドへの接着剤の供給は治具に基板をセット
する前に行っておいても良いし、セット後に対応する接
着パッド毎に行っても良い。
(発明の効果) 上述した説明からも明らかなように、この発明による半
導体素子の整列実装方法によれば、素子を整列させる直
線方向の位置決めを行う第一側面と、これと直交する方
向の第一番目の素子の位置決め固定用の第二側面と、ス
ペーサとを設けると共に、これらを以って素子を実装す
るための位置決め用穴及び素子を円滑に実装するための
空隙を設けた素子実装治具を使用して、素子を整列実装
するので、微細なスペーサをチップ間にセットしたり、
実装後にスペーサを除去したりする微細で困難な操作を
行うことがない。
従って、この発明の方法では、実装すべき素子の大きさ
等に拘らず、整列実装を簡単にかつ容易に行うことが出
来ると共に、製造コストの低減を図ることが出来、しか
も、高精度に実装を行うことが出来る。
従って・ この発明の整列実装方法は特に発光ダイオー
ド等の整列に適用して好適である。
【図面の簡単な説明】
第1図はこの発明の半導体素子の整列実装方法の説明に
供する説明図、 第2図はこの発明の実施に使用する素子整列実装治具の
一実施例を示す平面図、 第3図はこの発明の実施に使用する素子整列実装治具の
一実施例を説明するためのステンレス板の平面図。 第4図はこの′発明の実施に使用する素子整列治具の他
の実施例を示す平面図、 第5図は従来の半導体素子の整列実装方法に使用する基
板の一例を示す斜視図。 第6図は従来の半導体素子の整列実装方法に使用する突
き当て治具の一実施例を示す斜視図。 第7図は及び第8図は従来の半導体素子の整列実装方法
を説明するための基板のセット状態を示す斜視図及び突
き当て治具の要部斜視図である。 11・・・基板、       12・・・接着パッド
13・・・接着剤、14・・・配線パターン23.24
.25・・・半導体素子 30・・・第一側面、    31・・・第二側面32
・・・スペーサ、33・・・ステンレス板34、37・
・・穴、     35・・・空隙3B・・・あて板、
     38・・・溝39・・・覆い板。 特許出願人    沖電気工業株式会社)I If−蟇隷        32ニスぜ−サ12 : 
1ljJtf・7ト33 : Z’r>L−XJtlJ
:得盾剖      U:穴 7i u、 25:lチ    3f:空130:葉−
イ到0      36:あτ破、3f : 1=(I
’ll 二I>JiI−蛸の良薙方5式の説明の第1図 n:f。 1k 千 喚E 4ツ リc  i  *#、  を 
 月−イ j≦ αシ l。 第2図 基極の斜REJ 第5図 浦具の斜flIiEI 第6図 籠 1コ    a)

Claims (2)

    【特許請求の範囲】
  1. (1)基板上に多数の半導体素子をそれぞれ対応する接
    着パッド上に位置決めして整列実装するに当り、 素子整列方向及びこれと直交する方向に位置決めするた
    めの直線状の第一及び第二位置決め部と、実装する各素
    子間を離間させるためのスペーサとを一体形成して成る
    整列実装治具を使用して、各素子を基板上に実装して整
    列させる ことを特徴とする半導体素子の整列実装方法。
  2. (2)第一位置決め部の端部と、スペーサとの間に空隙
    を具えることを特許請求の範囲第1項記載の半導体素子
    の整列実装方法。
JP60130249A 1985-06-15 1985-06-15 半導体素子の整列実装方法 Pending JPS61288490A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60130249A JPS61288490A (ja) 1985-06-15 1985-06-15 半導体素子の整列実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60130249A JPS61288490A (ja) 1985-06-15 1985-06-15 半導体素子の整列実装方法

Publications (1)

Publication Number Publication Date
JPS61288490A true JPS61288490A (ja) 1986-12-18

Family

ID=15029718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60130249A Pending JPS61288490A (ja) 1985-06-15 1985-06-15 半導体素子の整列実装方法

Country Status (1)

Country Link
JP (1) JPS61288490A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918362A (en) * 1997-02-04 1999-07-06 Mitsubishi Electric Semiconductor Software Co., Ltd. Jig for dual-side mounting PC boards
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918362A (en) * 1997-02-04 1999-07-06 Mitsubishi Electric Semiconductor Software Co., Ltd. Jig for dual-side mounting PC boards
JP2007157801A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体モジュールとその製造方法

Similar Documents

Publication Publication Date Title
US5671531A (en) Fabrication process for circuit substrate having interconnection leads
US20050156298A1 (en) Semiconductor device including semiconductor elements mounted on base plate
JPH0814603B2 (ja) 電気装置用の試験コネクタ
US6049656A (en) Method of mounting an integrated circuit on a printed circuit board
US20220285194A1 (en) Assembly jig set and manufacturing method of semiconductor module
JPS61288490A (ja) 半導体素子の整列実装方法
JP2006289999A (ja) サーマルヘッド、サーマルヘッドの製造方法
WO2000009341A1 (fr) Tete thermique, unite de tete thermique et procede de fabrication correspondant
JPH10270500A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JPH07131141A (ja) フラックスの転写方法
JPH1167945A (ja) 電子回路モジュール
JPS61218186A (ja) 半導体素子の実装方法
JPS63302076A (ja) Ledアレイプリンタヘツド
JPS62291037A (ja) 半導体チツプのダイボンデイング方法
KR200321066Y1 (ko) 인쇄회로기판용 지그
JPH08288591A (ja) ピン嵌合型光モジュール
JPH05315484A (ja) 半導体用放熱装置
JPS6092638A (ja) 電気回路装置マウント用支持体
JPH1126932A (ja) 端子部の接合方法
JPH095118A (ja) 光学式エンコーダおよび光学式エンコーダの固定側素子取り付け方法
JPS63160897A (ja) 集積回路装置
JP2001156439A (ja) 部品実装用サポート治具
JPH05144977A (ja) Tab実装用セラミツクパツケージ
JPH0786449A (ja) 半導体装置と実装基板
JPS61234098A (ja) セラミツク基板の取付装置