JPS61285757A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ 本発明は、光によって励起したキャリアを蓄積し、この
蓄積電圧によって出力を制御する光電変換装置に関する
。

［従来技術］ 第５図（Ａ）は、特開昭８０−１２７５８号公報〜特開
昭８０−１２７８５号公報に記載されている光電変換装
置の平面図、第５図ＣＢ）は、そのＩ−Ｉ線断面図、第
５図（Ｃ）は、その一つの光センサセルの等価回路図で
ある。

各図において、ｎシリコン基板１０１上に光センサセル
が形成され配列されており、各光センサセルは５ｉ０２
　、　Ｓｉ３　Ｎ４　、又はポリシリコン等より成る素
子分離領域１０２によって隣接する光センサセルから電
気的に絶縁されている。

各光センサセルは次のような構成を有する。

エピタキシャル技術等で形成される不純物濃度の低いｎ
−９域１０３上にはｐタイプの不純物をドーピングする
ことでＰ領域１０４が形成され、ｐ領域１０４には不純
物拡散技術又はイオン注入技術等によってｎ中領域１０
５が形成されている。ｐ領域１０４およびｎ中領域１０
５は、各々バイポーラトランジスタのベースおよびエミ
ッタである。

このように各領域が形成されたｎ−領域１０３上には酸
化膜１０Ｂが形成され、酸化膜１０θ上に所定の面積を
有するキャパシタ電極１０７が形成されている。キャパ
シタ電極１０７は酸化膜１０Ｂを挟んでｐ領域１０４と
対向しキャパシタＣｏｗを形成する。

このキャパシタ電極１０７にパルス電圧が印加されるこ
とで、浮遊状態にされたｐ領域１０４の電位が制御され
る。

その他に、ｎ中領域１０５に接続されたエミッタ電極１
０８、エミッタ電極１０８から信号を外部へ読出す配＠
１０ｉ１１．キャパシタ電極１０７に接続された配線１
１０、基板１０１の裏面に不純物濃度の高いｎ中領域１
１１、およびバイポーラトランジスタのコレクタに電位
を与えるための電極１１２がそれぞれ形成されている。

次に、基本的な動作を説明する。まず、バイポーラトラ
ンジスタのベースであるｐｇｉ域１０４は負電位の初期
状態にあるとする。このｐ領域１０４に光１１３が入射
し、光量に対応した電荷がｐ領域１０４に蓄積される（
蓄積動作）、蓄積された電荷によってベース電位は変化
し、その電位変化によってエミッタ・コレクタ間電流が
制御され、浮遊状態にしたエミッタ電極１０８から入射
光量に対応した電気信号を読出す（読出し動作）、また
、ｐ領域１０４に蓄積された電荷を除去するには、エミ
ッタ電極１０８を接地し、キャパシタ電極１０７にリフ
レッシュ用正電圧パルスを印加する。この正電圧を印加
することでｐ領域１０４はｎ中領域１０５に対して順方
向にバイアスされ、蓄積された電荷が除去される。そし
てリフレッシュ用パルスが立下がると、ｐ領域１０４は
負電位の初期状態に復帰する（リフレッシュ動作）、以
後上記の蓄積、読出し、リフレッシュという各動作が繰
り返される。

要するに、ここで提案されている方式は、光入射により
発生した電荷を、ベースであるｐ領域１０４に蓄積し、
その蓄積電荷量によってエミッタ電極１０８とコレクタ
電極１１２との間に流れる電流をコントロールするもの
である。したがって、蓄積された電荷を、各セルの増幅
機能により電荷増幅してから読出すわけであり、高出力
、高感度、さらに低雑音を達成できる。

また、光励起によってベースに蓄積されたホールにより
ベースに発生する電位ＶＰは、Ｑ／Ｃで与えられる。こ
こでＱはベースに蓄積されたホールの電荷量、Ｃはベー
スに接続されている容量である。この式により明白な様
に、高集積化された場合、セル・サイズの縮小と共にＱ
もＣも小さくなることになり、光励起により発生する電
位Ｖｐは、はぼ一定に保たれることがわかる。したがっ
て、ここで提案されている方式は、将来の高解像度化に
対しても有利なものであると言える。

［発明が解決しようとする問題点］ ところで、リフレッシュ動作におけるリフレッシュ用正
電圧がキャパシタ電極１０７に印加されている間のベー
ス電位ｖｂの変化は次式から求めることができる。

ただし、Ｃｂｅはベース・エミッタ間容量、Ｇｂｃはベ
ース・コレクタ間容量、Ｉｂはベース電流を各々表わす
。

第６図は、リフレッシュ用正電圧が印加されている間の
ベース電位ｖｂの時間変化を示すグラフである。

同グラフにおいて、リフレッシュ用パルスが印加された
時点の初期ベース電位は、蓄積電圧Ｖｐの大きさによっ
て異なる。すなわち、初期状態で負電位であったベース
電位が蓄積動作によって蓄積電圧Ｖｐだけ正方向に変化
した状態において、リフレッシュ用正電圧パルスがキャ
パシタ電極１０７に印加されると、初期ベース電位はそ
の蓄積電圧Ｖｐ分だけ高くなるからである。

また、同グラフに示すように、初期ベース電位の大きさ
によって初期ベース電位が維持される時間は異なるが、
その時間経過後は初期ベース電位に関係なくベース電位
ｖｂは一律に低下する。したがってリフレッシュ時間ｔ
が十分長ければ、蓄積電圧Ｖｐの大小に関係なくベース
電位ｖｂをほぼＯｖにすることができ、リフレッシュ用
パルスが立下がった時点でベース電位ｖｂを初期状態の
所定の負電位に復帰させることができる。

しかしながら、実際は高速動作を達成するために、リフ
レッシュ時間ｔ＝ｔｏとし、ベース電位ｖｂ＝Ｖｋとな
った時点でリフレッシュ動作を終了している。このよう
にベース電位ｖｂに残留電位が存在しても、リフレッシ
ュ時間ｔ＝ｔｏでベース電位ｖｂが常に一定の電位Ｖｋ
であれば、リフレッシュ用パルスが立下がった時点でベ
ース電位ｖｂを一定の負電位に復帰させることができ、
その負電位を初期状態とすることができる。

しかしながら、従来の光電変換装置では、リフレッシュ
動作が繰返されると、残留電位Ｖｋが徐々に低下してし
まい、残像現象が生起するという問題点を有していた。

第６図において、例えば高照度セルの初期ベース電位が
０．８Ｖ、低照度セルの初期ベース電位が０４４ｖであ
ったとする。そしてリフレッシュ時間ｔ。

が経過すると、高照度のセルのベース電位ｖｂは所定の
残留電位Ｖｋとなるが、低照度セルのベース電位ｖｂは
残留電位ｖ１　となり、　Ｖｋより低下する。この状態
でリフレッシュ用パルスが立下がると、低照度セルのベ
ース電位ｖｂは初期状態である負電位より低下し、この
低い電位から蓄積、読出し動作を行われる。したがって
低照度状態でリフレッシュ動作が繰返されると、ベース
電位の残留電位は徐々に低下し、この状態で高照度状態
となっても入射光量に対応した出力より低い出力しか得
ることができない、すなわち、残像現象が現われる。

この原因としては、リフレッシュ動作を繰返すことで、
ベース領域中の正孔が再結合し、不足することが考えら
れる。したがって、不足した正孔を補うことができない
低照度状態が統〈と残像現象が顕著となるわけである。

［問題点を解決するための手段］ 上記従来の問題点を解決するために、本発明による光電
変換装置は、一導電型半導体より成る２個の主電極領域
と反対導電型半導体より成る制御電極領域とから成る半
導体トランジスタと、浮遊状態にした前記制御電極領域
の電位を制御するためのキャパシタとを有し、該キャパ
シタを介して浮遊状態にした前記制御電極領域の電位を
制御す、　ることによって、光によって発生したキャリ
アを前記制御電極領域に蓄積する蓄積動作、該蓄積によ
って発生した蓄積電圧によって制御された出力を読出す
読出し動作、又は前記制御電極領域に蓄積されたキャリ
アを消滅させるり７レツシユ動作の各動作を行う光電変
換セルを有する光電変換装置において、 前記制御電極領域と同一導電型で高濃度の半導体を、前
記主電極領域内にあって前記光電変換セルを電気的に分
離させる素子分離領域部に設け、前記制御電極領域とト
ランジスタ構造を形成した［作用］ このように構成することで、上記制御電極領域にキャリ
アを注入して制御電極領域の電位を高めることができる
ために、上記リフレッシュ動作開始時に制御電極領域の
電位を十分高くすることができ、リフレッシュ動作終了
時の制御電極領域の電位を所望の一定値にすることがで
きる。しかも、前記半導体領域が前記素子分離領域部に
設けられているために、光電変換効率を損なうことなく
残像現象を防止することができる。

たとえば、前記制御電極領域をｐベース領域、前記半導
体領域を有する主電極領域をｎ−コレクタ領域、前記半
導体領域をｐ十領域とする。この構造で、Ｐ十領域をコ
レクタ電位近くまで上昇させると、ｐ＋領領域ｎ−コレ
クタ領域−Ｐベース領域の間でトランジスタ動作が起こ
り、正孔がｐ十領域からｐベース領域へ注入されてｐベ
ース領域の電位が上昇する。この動作をリフレッシュ動
作の直前に行うことで、高い初期ベース電位からリフレ
ッシュ動作がｗ４始され、−宇のリフレシシュ時間経過
後には入射光量の大小に関係なくｐベース領域の電位は
一定値となる。しかも　ｐ＋領領域光電変換動作に関与
しない素子分離領域部（素子分離領域内部又は下部等）
に形成されているために、光電変換効率を損なうことが
ない。

［実施例］ 以下、本発明の実施例を図面を用いて詳細に説明する。

第１図（Ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図ＣＢ）は、その一つのセルのＡ−Ａ線
断面図、第１図（Ｃ）は、そのセルの等価回路図である
。

各図において、ｎシリコン基板ｌ上にｎ−エピタキシャ
ル層４が形成され、その中に素子分離領域６によって相
互に電気的に分離された光センサセルが配列されている
。

各光センサセルは、ｎ−エピタキシャル暦４上にバイポ
ーラトランジスタのｐベース領域θ、ｎ＋エミッタ領域
１５、 酸化＠７を挟んで、ｐベース領域９にパルスを印加する
ためのポリシリコン１４（以下キャパシタ電極１４とす
る。）、ｎ十エミッタ領域１５に接続している電極１７
、 キャパシタ電極１４に接続した電極１７′、基板ｌの裏
面に不純物濃度の高いｎ十領域２、およびバイポーラト
ランジスタのコレクタに電位を与えるための電極２１．
から構成されている。

また、素子分離領域８の一部分の下には、ｎ＋領域３２
を挟んでｎ−エピタキシャル層４と接合しているｐ中領
域３３が埋込まれている。ｐ中領域３３は、後述するよ
うにｐベース領域９に正孔を注入するために設けられ、
ｐベース領域９．１−エピタキシャル層４．ｐ中領域３
３とによってトランジスタが形成されている。ｐ中領域
３３は電極３Ｂによって電圧が印加される。なお、ｎ十
領域３２は、パンチスルー防止のために設けられている
。

本実施例の基本動作を説明する。

まず負電位のｐベース領域８を浮遊状態とし、光励起に
より発生した電子・ホール対のうちホールをｐベース領
域８に蓄積する（蓄積動作）。

次に、キャパシタ電極１４に正電圧を印加してエミッタ
・ベース間を順方向にバイアスし、蓄積されたホールに
より発生した蓄積電圧によって制御された出力を浮遊状
態のエミッタ側へ読出す（読出し動作）、なお、キャパ
シタ電極１４にある電圧Ｖｒを印加した時に変化するｐ
ベース領域９の電位Δｖｂは１次の式で求められる。

ΔＶｂ＝　α＊　Ｖｒ ただし、ａ　＝　Ｃｏｗ／　（Ｃｏｘ＋　Ｃｂｅ　＋　
Ｃｂｃ）次に、電極３６に正電圧を印加することで、ｐ
＋領域３３−ｎ−エピタキシャル層４−ｐベース領域９
から成るｐｎｐ　　）ランジスタをＯＮ状態とし、ｐ＋
領域３３からｐベース領域８へ正孔を注入する。これに
よって、全てのセルにおけるＰベース領域８の電位が上
昇する（正孔注入動作）。

次に、エミッタ側を接地し、キャパシタ電極１４に正電
圧のリフレッシュパルスを印加することで、ｐベース領
域９に蓄積されたホールをエミッタ側へ除去する（リフ
レッシュ動作）。この時、正孔注入動作によってｐベー
ス領域８の電位は高くなっているために、リフレッシュ
パルス印加直後の初期ベース電位は、暗状態であったセ
ルの場合でも、残留電位Ｖｋより十分高くなる（第６図
参照）、シたがって、リフレッシュ時間ｔｏが経過した
時点で、ｐベース領域８の一位は照度の高低に関係なく
一定電位Ｖｋとなる。この状態でリフレッシュ用の正電
圧パルスが立下がり、全てのセルにおけるｐベース領域
８は一定の負電位の初期状態となる。

このように、正孔注入動作を挿入することによって、リ
フレッシュ動作を繰返してもｐベース領域θの正孔が不
足することはなくなり、低照度状態での残像現象を完全
に防止することができる。

このような構造と基本動作を有する光センサセルを一次
元的に配列して構成した撮像装置の一例を図面を用いて
説明する。

第２図は、本実施例における光センサセルを一次元的に
配列した撮像装置の回路図である。

同図において、光センサセルは一次元的に３個配列され
、各コレクタ電極２１は共通に接続されて一定の正電圧
が印加されている。各光センサセルのキャパシタ電極１
４は、読出し又はリフレッシュパルスｉｂを印加するた
めの水平ライン２０１に接続されている。各光センサセ
ルの電極３Ｂは駆動ライン２０２に共通に接続され、駆
動ライン２０２には信号φｉが印加される。信号φｉの
電圧はＶｆであり、電ａｉ２１に印加されるコレクタ電
圧と等しいか又は若干低い値である。

また、各光センサセルのエミッタ電極１７は、列毎に信
号を読出すための垂直ラインＬ１〜Ｌ３に接続され、垂
直ラインＬ１〜Ｌ３は各々トランジスタＴｓｌ〜ｉ８３
を介してキャパシタＣ１〜Ｃ３およびトランジスタ〒１
〜Ｔ３に接続されている。

キャパシタＣ１〜Ｃ３の他方の端子は接地され、トラン
ジスタＴ１〜Ｔ３の他方の主電極は出力信号線２０３に
共通接続されている。トランジスタＴｓ１〜Ｔｓ３の各
ゲート電極には垂直ラインを同時に開閉するための信号
φＳ層が印加される。また、トランジスタＴ１〜Ｔ３の
各ゲート電極は水平走査回路２０４の並列出力端子に接
続され、並列出力端子から出力される信号φ１〜φ３に
よってキャパシタ０１〜Ｃ３と出力信号線２０３とが順
次接続される。

また、各エミッタ電極１７はトランジスタＴｒｌ〜Ｔｒ
３を介して接地され、トランジスタＴｒ１〜Ｔｒ３の各
ゲート電極には信号φｒが印加される。

出力信号線２０３は、出力線９線２０３をリフレッシュ
するためのトランジスタ２０５を介して接地され、トラ
ンジスタ２０３のゲート電極には信号φｒｈが印加され
る。さらに、出力信号線２０３は、信号増幅用トランジ
スタ２０８のゲート電極に接続され、増幅された信号は
出力端子２０７から外部へ出力される。

次に、このような構成を有する撮像装置の動作を説明す
る。

第３図は、上記撮像装置の動作を示す信号波形図である
。

まず、時点ｔ１において、ベース電位ｖｂは負電位の初
期状態にあり、この時点から蓄積動作が開始される。そ
して時点ｔ１〜ｔ２の間に入射した光によって、各光セ
ンサセルのベース領域８に各々入射光量に対応したホー
ルが蓄積され、ベース電位ｖｂが蓄積電圧Ｖｐだけ上昇
する。

時点ｔ２において、信号φｂが電圧Ｖｒに立上がり、信
号φＳ鳳がハイレベルとなって、読出し動作が開始され
る。まず、信号φｓｍがハイレベルとなることで、トラ
ンジスタＴｓ１〜Ｔｓ３がＯＮ状態となり、各光センサ
セルのエミッタ電極１７がキャパシタ０１〜Ｃ３にそれ
ぞれ電気的に接続される。また、電圧Ｖｒが水平ライン
２０１を介して各光センサセルのキャパシタ電極１４に
印加されることで、ベース電位ｖｂはαＶｒだけ正方向
へ変化し、上述した読出し動作が行われる。すなわち、
各光センサセルの蓄積電圧Ｖｐに対応した読出し電流が
コレクタΦエミッタ間に流れることで、キャパシタＣ１
〜Ｃ３に各光センサセルの入射光量に対応した電荷が蓄
積される。

時点ｔ３において、信号φｂおよびφｓｍが立下がるこ
とで、トランジスタＴｓ１〜Ｔｓ３はＯＦＦ状態になる
とともに、ベース電位ｖｂは時点ｔ２直前の負電位に復
帰する。

続いて、時点ｔ４において、水平走査回路２０４の信号
φｌがハイレベルとなることでトランジスタ〒１がＯＮ
状態となり、これによってキャパシタｃｌに蓄積されて
いる入射光量に対応した電荷が出力信号線２０３に読出
される。これによって出力信号線２０３に発生した電圧
がトランジスタ２０６で増幅されて出力端子２０７から
出力信号Ｖｏｕｔが送出される。

こうしてキャパシタＣ１に蓄積されていた電荷が読出さ
れると１時点ｔ５において信号φ１が立下がり、トラン
ジスタＴＩがＯＦＦ状態となる。これと同時に、信号φ
ｒｈがハイレベルとなり、トランジスタ２０５がＯＮ状
態となることで、出力信号線２０３に読出された電荷が
トランジスタ２０５を通して除去される。

以下同様の動作が、時点ｔ６までの間に水平走査回路２
０４の信号φ２、φ３および一信号φｒｈのタイミング
で行われ、キャパシタＣ２およびｃ３に蓄積された電荷
が順次出力信号線２０３に読出され、トランジスタ２０
Ｂによって増幅されて出力端子２０７から送出される。

こうして全ての光センサセルの読出し動作が終了すると
、時点ｔ６からｔ７まで信号φｉが正電圧Ｖｉとなり、
駆動ライン２０２を介して各光センサセルの電極３Ｂに
印加される。電極３Ｂに正電圧Ｖｉが印加されると、す
でに述べたように、各セルのベース領域９に正孔が注入
され、ベース電位ｖｂが上昇する。ただし、このベース
電位ｖｂの上昇分は。

第６図で説明したように、低照度状態の光センサセルの
初期ベース電位が一定の残留電位Ｖｋより十分高くなる
ように設定する必要がある。

続いて、時点ｔ８において、信号φｂがリフレッシュ用
正電圧Ｖｒｈに立上がり、信号φＳ■およびφｒがハイ
レベルに立上がる。信号φｒがハイレベルになることで
、トランジスタＴｒ１〜Ｔｒ３はＯＮ状態となり、各光
センサセルのエミッタ電極１７は接地される。また信号
φｓｒｓがハイレベルになることで、トランジスタＴｓ
１〜Ｔｓ３はＯＮ状態となり、キャパシタ０１〜Ｃ３お
よび垂直ラインＬ１〜Ｌ３も接地される。

リフレッシュ用正電圧Ｖｒｈが各セルのキャパシタ電極
１４に印加されることで、各ベース電位ｖｂは・αＶｒ
ｈだけ上昇して初期ベース電位となり、蓄積された正孔
が再結合により消滅する。それに伴って、ベース電位ｖ
ｂは第６図に示すように時間とともに低下する。そして
、各ベース電位ｖｂが残留電位Ｖｋとなった時点ｔ９に
おいて、信号φｂが立下がることで、各ベース電位ｖｂ
はＶｋ−αＶｒｈとなり初期状態の負電位に復帰する。

以下同様に、蓄積、読出し、正孔注入、そしてリフレッ
シュの各動作が繰返される。

このように、リフレッシュ動作を行う直前にベース領域
に正孔を注入することで、リフレッシュ動作時の初期ベ
ース電位を十分高くでき、照度の高低に関係なく全ての
光センサセルの蓄積動作開始時のベース電位を一定にす
ることができる。

したがって、従来のような残像現象は完全に防止される
。

次に、第１図に示す本実施例の製造工程を説明する。

第４図（Ａ）〜（Ｊ）は、本実施例の製造工程図である
。

まず、第４図（Ａ）に示されるように、不純物濃度Ｉ　
Ｘ　１０”５〜５　Ｘ　１０１８ｃｍ−３のｎ型シリコ
ン基板１の裏面に、不純物濃度ｌＸ１０１７〜１Ｘ１０
２０ｃ鳳−３のオーミックコンタクト用のｎ中層２を１
％Ａｓ又はｓｂの拡散によって形成する。続いて、ｎ中
層２上に厚さ３０００〜７０００人の酸化膜３　（たと
えばＳｉ０２Ｉｌｌ）をＣＶＤ法によって形成する。

酸化膜３はバックコートと呼ばれ、基板１が熱処理され
る際の不純物蒸気の発生を防止するものである。

次に、基板ｌの表面を、温度１０００℃、ＨＣＩを２　
！Ｌ／ｗｉｎ　、　Ｈ２を［４１／ｓｉｎの条件で約１
．５分間エツチングした後、たとえばソースガスＳｉｎ
　２ｃｔ２（１００％）を１．２ＪＬ／ｗｉｎ、ドーピ
ングガス（Ｈ２希釈ＰＨ３、２０ＰＰＭ　）を１００　
ｃｃ流し、成長温度１０００℃、１２０〜１８０　Ｔａ
ｒｔの減圧下において、ｎ−エピタキシャルＭ４（以下
、ｎ一層４とする。）を形成する。この時の単結晶成長
速度は０．５　ｇｍ／ｓｉｎ　、厚さは２〜１０ＩＬｍ
、そして不純物濃度はＩ　Ｘ　１０１２〜１０１６ｃｍ
−３、好ましくは１Ｑ１２〜１０１４ｃｍ−３である　
【第４図（Ｂ）　］　。

次に、素子分離領域８を形成するが、この形成方法とし
ては１選択酸化法、溝掘り選択酸化法、溝埋込み法１選
択エピタキシャル法等がある。ここでは溝埋込み法を一
例として取り上げる。

まず、ｎ一層４を選択的に反応性イオンエツチング等で
エツチングし、溝３０を形成する【同図（Ｃ）　］　。

次に、ｎ一層４上を酸化膜３４で覆い、続いてレジスト
３１をバターニングによって溝３０を除いた部分に形成
する。そして、レジスト３１をマスクとして溝３０の底
部のみにｎ型不純物のイオンを注入する。リンイオンを
注入する場合、ドーズ量ｌ×１０１２〜５　Ｘ１０１４
ｃｍ−２、加速電圧８０〜１２０ＫＶ　−ｔ’良（、％
結果が得られた【同図（Ｄ）　］　。

次に、レジス）３１を剥離した後、Ｎ２雰囲気で熱処理
を行い、ｎ型不純物を所定の深さまで押込み、ｎ中領域
３２を形成する。続いて、レジスト３１′をパターニン
グによって一方の溝３０を除いた部分に形成する。そし
て、レジスト３１′をマスクとして一方の溝３０の底部
のみにｐ　型不純物のイオンを注入する。ポロンイオン
を注入する場合、ドーズ量Ｉ　Ｘ　１０１３〜５　Ｘ　
１０１５ｃｍ−２、加速電圧２５〜８０ＫＶである【同
図（Ｅ）　］　。

次に、レジスト３１′を剥離した後、Ｎ２雰囲気で熱処
理を行い、ｐ型不純物を所定の深さまで押込み、ｐ中領
域３３を形成する。ただし、ｐ中領域３３の全面がｎ中
領域３２によって覆われることが必要である。なお、ｎ
÷領域３２はｐ十領域−ｎ一層−ｐベース領域で形成さ
れるトランジスタのパンチスルー防止のためであり、条
件次第では不要となる。続いて、溝３０にポリシリコン
３５（又はＳｉｏ　２　）を埋込み、表面からのエッチ
バックによって平坦化を行って素子分離領域６が形成さ
れる［同図（Ｆ）］。

次に、レジスト１０を塗布し、ベース領域となる部分を
選択的に除去する［同図（Ｇ）　］　。

続いて、ＢＦ３を材料ガスとして生成されたＢ＋イオン
又はＢＦ２＋イオンをウェハへ打込む、この表面濃度は
ｌＸ１０１５　〜５　Ｘ　１０１８　ｃｍ−３、望まし
くは１〜２０Ｘ　１０１６ｃｍ−３であり、イオン注入
量は７Ｘ１０１１〜Ｉ　Ｘ　１０１５ｃｍ−２、望まし
くはｌＸ１０１２〜１×１０”　ｃｍ−２’ｔ’　アロ
　＠ こうしてイオンが注入されると、レジスト１０を除去し
た後、１０００〜１１００℃、Ｎ２雰囲気で熱拡散によ
ってｐベース領域９を所定の深さまで形成すると同時に
、基板１の表面に酸化膜１１を厚く形成する・・ なお、ベース領域９を形成する方法としては。

ＢＳＧをウェハ上に堆積させて、１１００〜１２００℃
の熱拡散によって不純物Ｂを所定の深さまで拡散させて
形成する方法もある。

こうして素子分離領域６およびベース領域９が形成され
ると、キャパシタ電極およびエミッタ領域を形成する部
分の酸化膜１１を選択的に除去し、この開口部に各々酸
化膜７および７′を厚さ１００〜１０００人形成する［
同図（Ｈ）　］　。

その後、Ａｓドープのポリシリコンを（Ｎ２＋ＳｉＨ４
＋Ａｓ　Ｎ３　）又は（）Ｉ　２　＋ＳｉＨ４＋Ａｓ　
Ｎ３　）ガスでＣＶＤ法により堆積する。堆積温度は５
５０〜９００℃程度、厚さは２０００〜７０００人であ
る。勿論、ノンドープのポリシリコンをＣＶＤ法で堆積
しておいて、その後Ａｓ又はＰを拡散しても良い、こう
して堆積したポリシリコン膜をフォトリングラフィ工程
で部分的にエツチング除去し、ポリシリコンのキャパシ
タ電極１４を形成する。

続いて、イオン注入法により、エミッタ領域を形成する
部分に酸化膜７′を通してＰ、Ａｓ等の不純物イオンを
打込み、熱処理を行うことでｎ十エミッタ領域１５を形
成する［同図（１）　］　。

なお、ここではイオン注入法によってエミッタ領域１５
を形成したが、酸化膜７′を除去して、その開口部にポ
リシリコン１４と同時にポリシリコンを堆積させ、熱処
理によってポリシリコン内のＰ又はＡｓ等の不純物をｐ
ベース領域８へ拡散させてｎ十エミッタ領域１５を形成
しても良い。

次に、厚さ３０００〜７０００人のＰＳＧ又はＳｉ０２
から成る層間絶縁ＪＩ２１Ｂを上述のガス系のＣＶＤ法
で堆積し、続いて、マスク合せ工程とエツチング工程と
によりキャパシタ電極１４およびエミッタ領域１５上に
コンタクトホールを開ける。このコンタクトホールに電
極１７　（Ａ１．　Ａｌ−５ｉ　、　ＡＩ−Ｇｕ−９ｉ
等の金属）を真空蒸着又はスパッタリングによって堆積
させる【同図（Ｊ）　］　。

そして最後に、パッシベーション膜２０　（ＰＳＧ　Ｍ
又はＳｉ３Ｎ　４　ＩＩＩ等）をＣＶＤ法によって形成
し、ウニ八裏面に電極２１　（Ａ１．　Ａｌ−５ｉ　、
　Ａｕ等の金属）を形成して、第１図（Ａ）および（Ｂ
）に示す光電変換装置が完成する。

なお、本実施例では、素子分離領域として絶縁物を溝に
埋込んでものを示したが、勿論これに限定されるもので
はなく、次に述べるような公知の分離方法であっても応
用可能であることは明白である。

第７図は、本発明の他の実施例の一概略的断面図である
。ただし、第１図に示す実施例と同一部分には同一番号
を付して構造および機能の説明は省略する。

同図に示すように、素子分離領域としてｎ十領域４０お
よび４０’が拡散等によって形成され、素子分離領域で
あるｎ十領域４０の中にｐ中領域４１が形成されている
０本実施例では、ｐ中領域４１−ｎ″″″暦４ベース領
域８から成るｐｎｐ　）ランジスタによって上述した正
孔注入動作が行われる。

なお、上記実施例では、−次元的に配列された光電変換
装置の場合を示したが、勿論１個場合にも、またエリア
状に配列された場合にも本発明は適用可能である。

［発明の効果］ 以上詳細に説明したように、本発明による光電変換装置
は、制御電極領域と同一導電型で高濃度の半導体を、主
電極領域内にあって光電変換セルを電気的に分離させる
素子分離領域部に設け、前記制御電極領域とトランジス
タ構造を形成したことを特徴とする。

したがって、本発明は制御電極領域にキャリアを注入し
て制御電極領域の電位を高めることができるために、上
記リフレッシュ動作開始時に制御電極領域の電位を十分
高くすることができ、リフレッシュ動作終了時の制御電
極領域の電位を所望の一定値にすることができる。しか
も、前記半導体領域が前記素子分離領域部に設けられて
いるために、光電変換効率を損なうことなく、残像現象
を完全に防止することができる。

【図面の簡単な説明】

第１図（Ａ）は、本発明による光電変換装置の一実施例
の平面図、第１図ＣＢ）は、その一つのセルのＡ−Ａ線
断面図、第１図ＣＣ）は、そのセルの等価回路図、 第２図は、本実施例における光センサセルを一次元的に
配列した撮像装置の回路図、 第３図は、上記撮像装置の動作を示す信号波形図、 第４図は、本実施例の製造工程図、 第５図（Ａ）は、特開昭８０−１２７５９号公報〜特開
昭８０−１２７１１１５号公報に記載されている光電変
換装置の平面図、第５図（Ｂ）は、そのＩ−Ｉ線断面図
、第５図（Ｃ）は、その一つの光センサセルの等価回路
図、 第６図は、リフレッシュ用正電圧が印加されている間の
ベース電位ｖｂの時間変化を示すグラフ、第７図は１本
発明の他の実施例の概略的断面図である。 １ｓ・・ｎシリコン基板 ４・拳・ｎ−エピタキシャル層 ８、４０．４０　’・・・素子分離領域７・・拳酸化膜 ８・拳”ｐベース領域 １４・・・ポリシリコン（キャパシタ電極）１５・・・
ｎ十エミッタ領域 ３２・・・ｎ十領域 ３３．４１　・・・ｐ十領域 代理人　　弁理士　山　下　積　子 弟１　図（Ａ） 第１図（Ｂ） 第１図（Ｃ） 第３図 第４図 （Ａ） （Ｂ） （Ｄ） ｊ１４図 （Ｆ） （Ｇ） 第４図 （ｒ） （Ｊ） 第５図（Ａ） 第５図（Ｂ） ＋１３ 第５　図（Ｃ） 第６図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体より成る２個の主電極領域と反対
   導電型半導体より成る制御電極領域とから成る半導体ト
   ランジスタと、浮遊状態にした前記制御電極領域の電位
   を制御するためのキャパシタとを有し、該キャパシタを
   介して浮遊状態にした前記制御電極領域の電位を制御す
   ることによって、光によって発生したキャリアを前記制
   御電極領域に蓄積する蓄積動作、該蓄積によって発生し
   た蓄積電圧によって制御された出力を読出す読出し動作
   、又は前記制御電極領域に蓄積されたキャリアを消滅さ
   せるリフレッシュ動作の各動作を行う光電変換セルを有
   する光電変換装置において、前記制御電極領域と同一導
   電型で高濃度 の半導体領域を、前記主電極領域内にあって前記光電変
   換セルを電気的に分離させる素子分離領域部に設け、前
   記制御電極領域とトランジスタ構造を形成したことを特
   徴とする光電変換装置。