JPH09199752A - 光電変換装置及び画像読取装置 - Google Patents
光電変換装置及び画像読取装置Info
- Publication number
- JPH09199752A JPH09199752A JP8008202A JP820296A JPH09199752A JP H09199752 A JPH09199752 A JP H09199752A JP 8008202 A JP8008202 A JP 8008202A JP 820296 A JP820296 A JP 820296A JP H09199752 A JPH09199752 A JP H09199752A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- substrate
- semiconductor
- region
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 76
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 230000007547 defect Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 230000001603 reducing effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14678—Contact-type imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Element Separation (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 画素間のクロストーク特性が充分であり、Ｆ
ＰＮ特性が優れた素子分離構造を有する光電変換装置を
実現する。 【解決手段】 第１導電型の半導体基板１００と、前記
半導体基板１００表面に複数形成され、前記基板１００
と反対導電型を有する第１の半導体領域１０１と、前記
第１の半導体領域１０１と同じ導電型を有し、前記複数
形成された第１の半導体領域１０１の間に配置された第
２の半導体領域１０２と、前記第１及び第２の半導体領
域（１０１，１０２）間に配置され、第１導電型を有
し、かつ前記半導体基板１００よりも高い不純物濃度を
有する第３の半導体領域１０３と、を有することを特徴
とする光電変換装置。
ＰＮ特性が優れた素子分離構造を有する光電変換装置を
実現する。 【解決手段】 第１導電型の半導体基板１００と、前記
半導体基板１００表面に複数形成され、前記基板１００
と反対導電型を有する第１の半導体領域１０１と、前記
第１の半導体領域１０１と同じ導電型を有し、前記複数
形成された第１の半導体領域１０１の間に配置された第
２の半導体領域１０２と、前記第１及び第２の半導体領
域（１０１，１０２）間に配置され、第１導電型を有
し、かつ前記半導体基板１００よりも高い不純物濃度を
有する第３の半導体領域１０３と、を有することを特徴
とする光電変換装置。
Description
【０００１】
【発明の属する技術分野】本発明は、ファクシミリ、デ
ジタル複写機あるいはＸ線撮像装置等に用いられる一次
元又は二次元の光電変換装置及び画像読取装置に関し、
特にその素子分離構造に関するものである。
ジタル複写機あるいはＸ線撮像装置等に用いられる一次
元又は二次元の光電変換装置及び画像読取装置に関し、
特にその素子分離構造に関するものである。
【０００２】
【従来の技術】従来、ファクシミリ、デジタル複写機あ
るいはＸ線撮像装置等の読み取り系としては縮小光学系
とＣＣＤ型センサを用いた読み取り系が用いられていた
が、近年、水素化アモルファスシリコン（以下、ａ−Ｓ
ｉと記す）に代表される光電変換半導体材料の開発によ
り、光電変換素子及び信号処理部を大面積の基板に形成
し、情報源と等倍の光学系で読み取るいわゆる密着型セ
ンサの開発がめざましい。
るいはＸ線撮像装置等の読み取り系としては縮小光学系
とＣＣＤ型センサを用いた読み取り系が用いられていた
が、近年、水素化アモルファスシリコン（以下、ａ−Ｓ
ｉと記す）に代表される光電変換半導体材料の開発によ
り、光電変換素子及び信号処理部を大面積の基板に形成
し、情報源と等倍の光学系で読み取るいわゆる密着型セ
ンサの開発がめざましい。
【０００３】図７は、特開昭５４−１４６６８１号公報
に公開された、従来の光電変換装置の構造を示す断面図
である。
に公開された、従来の光電変換装置の構造を示す断面図
である。
【０００４】図７（ａ）は、２素子からなるアレイの断
面を示し、図中、１はｎ+ 型Ｓｉ基板、２は高抵抗のｎ
- 層、３は複数個の隔離されたｐ+ 層、４は電極であ
る。また、図に示すように、通常は逆バイアスされ、ｐ
型電極４とバイアス電源の間には、負荷抵抗Ｒ1 、Ｒ2
が接続されている。２つの素子の境界付近に発生したキ
ャリア対のうち、ホールは電界によりｐ+ 電極３へ引か
れるが、濃度勾配による拡散のため、隣接素子の方へも
一部流入し、クロストークを発生する。このため、素子
間の間隔は、数１０μｍ以下にすることは出来なかっ
た。
面を示し、図中、１はｎ+ 型Ｓｉ基板、２は高抵抗のｎ
- 層、３は複数個の隔離されたｐ+ 層、４は電極であ
る。また、図に示すように、通常は逆バイアスされ、ｐ
型電極４とバイアス電源の間には、負荷抵抗Ｒ1 、Ｒ2
が接続されている。２つの素子の境界付近に発生したキ
ャリア対のうち、ホールは電界によりｐ+ 電極３へ引か
れるが、濃度勾配による拡散のため、隣接素子の方へも
一部流入し、クロストークを発生する。このため、素子
間の間隔は、数１０μｍ以下にすることは出来なかっ
た。
【０００５】図７（ｂ）は、他の従来例を示す断面図で
あり、図において、２１は高濃度のｎ+ 型シリコン基
板、２２は高抵抗で基板と同一導電型の低濃度のｎ- シ
リコン層、２３、２４はｎ- 層２２とは反対導電型のｐ
+ 型領域であり、複数領域が分離されて設けられてお
り、このようにして、ｐ−ｎ- −ｎ+ 構造の複数個の素
子（ホトセンサエレメント）２５、２６が形成されてい
る。また、２７は、比較的深く形成された高濃度のｎ+
領域、２８、２９は、比較的浅く形成された低濃度のｐ
- 領域である。
あり、図において、２１は高濃度のｎ+ 型シリコン基
板、２２は高抵抗で基板と同一導電型の低濃度のｎ- シ
リコン層、２３、２４はｎ- 層２２とは反対導電型のｐ
+ 型領域であり、複数領域が分離されて設けられてお
り、このようにして、ｐ−ｎ- −ｎ+ 構造の複数個の素
子（ホトセンサエレメント）２５、２６が形成されてい
る。また、２７は、比較的深く形成された高濃度のｎ+
領域、２８、２９は、比較的浅く形成された低濃度のｐ
- 領域である。
【０００６】このような構造の素子において、ｎ- 層２
２に、点線で示す曲線は、電界を示している。ｐ+ 領域
２３，２４の境界付近に、入射光により発生したキャリ
ア対は、横方向の電界のため、正孔は光入射を受けた素
子２５又は２６のｐ+ 電極２３又は２４へドリフト作用
を受け、隣接素子の方へ拡散するのを妨げられる。境界
のｎ+ 層２７と基板２１との境界付近の正孔も、横方向
電界成分のため、分離される傾向にある。
２に、点線で示す曲線は、電界を示している。ｐ+ 領域
２３，２４の境界付近に、入射光により発生したキャリ
ア対は、横方向の電界のため、正孔は光入射を受けた素
子２５又は２６のｐ+ 電極２３又は２４へドリフト作用
を受け、隣接素子の方へ拡散するのを妨げられる。境界
のｎ+ 層２７と基板２１との境界付近の正孔も、横方向
電界成分のため、分離される傾向にある。
【０００７】図７（ｃ）は、図７（ｂ）図に示した、境
界に設けられるｎ+ 領域２７を、基板２１の表面まで、
更に深く形成したものである。このように、フィールド
の一部がｎ+ 層２７で基板２１と連続していれば、素子
間の分離はより良好となる。
界に設けられるｎ+ 領域２７を、基板２１の表面まで、
更に深く形成したものである。このように、フィールド
の一部がｎ+ 層２７で基板２１と連続していれば、素子
間の分離はより良好となる。
【０００８】また、図８は、特公昭６４−６５４７号公
報に開示された他の従来例の半導体光検出器の構造を示
す模式断面図である。
報に開示された他の従来例の半導体光検出器の構造を示
す模式断面図である。
【０００９】同図において、ｎ- 層７２は、例えば基板
であるｐ+ 型の半導体層７１上にエピタキシャル成長さ
せて形成したものであり、また、ｐ+ 層７３とｎ+ 層７
４との間に、不純物濃度が、ｎ- 層７２より高く、且つ
ｐ+ 層７３に比して少なくとも１／５以下のｐ- 層７０
を設けている。
であるｐ+ 型の半導体層７１上にエピタキシャル成長さ
せて形成したものであり、また、ｐ+ 層７３とｎ+ 層７
４との間に、不純物濃度が、ｎ- 層７２より高く、且つ
ｐ+ 層７３に比して少なくとも１／５以下のｐ- 層７０
を設けている。
【００１０】また、７５，７６，７７は電極リードであ
り、ｎ+ 層７４と基板であるｐ+ 層７１との間には電極
リード７５、７７を介して逆バイアスＶe が印加され、
各々ダイオードが形成されている。
り、ｎ+ 層７４と基板であるｐ+ 層７１との間には電極
リード７５、７７を介して逆バイアスＶe が印加され、
各々ダイオードが形成されている。
【００１１】このようなバイアス設定を施せば、水平方
向へ拡散したキャリアは、ｎ+ 層７４に入って再結合す
ることになり、これによって、各素子間は、略完全に信
号分離され、クロストークの非常に小さいアレイ構造の
フォトダイオードが得られる。
向へ拡散したキャリアは、ｎ+ 層７４に入って再結合す
ることになり、これによって、各素子間は、略完全に信
号分離され、クロストークの非常に小さいアレイ構造の
フォトダイオードが得られる。
【００１２】
【発明が解決しようとする課題】しかしながら、従来例
に説明したような、複数の光センサ素子を形成した基板
において、その素子分離を基板と同一導電型の半導体領
域で行なう場合、画素間のクロストーク特性が不充分で
あるという解決すべき課題がある。
に説明したような、複数の光センサ素子を形成した基板
において、その素子分離を基板と同一導電型の半導体領
域で行なう場合、画素間のクロストーク特性が不充分で
あるという解決すべき課題がある。
【００１３】また、周辺回路系からの基板への注入キャ
リアが偽信号となり、ＦＰＮ（固定パターンノイズ）に
おける特性が劣化しやすくなるという問題もある。
リアが偽信号となり、ＦＰＮ（固定パターンノイズ）に
おける特性が劣化しやすくなるという問題もある。
【００１４】［発明の目的］本発明の目的は、画素間の
クロストーク特性が充分であり、ＦＰＮ特性が優れた素
子分離構造を有する光電変換装置を実現することにあ
る。
クロストーク特性が充分であり、ＦＰＮ特性が優れた素
子分離構造を有する光電変換装置を実現することにあ
る。
【００１５】
【課題を解決するための手段および作用】本発明は、上
述した課題を解決するための手段として、第１導電型の
半導体基板と、前記半導体基板表面に複数形成され、前
記基板と反対導電型を有する第１の半導体領域と、前記
第１の半導体領域と同じ導電型を有し、前記第１の半導
体領域の間に配置された第２の半導体領域と、前記第１
及び第２の半導体領域間に配置され、第１導電型を有
し、かつ前記半導体基板よりも高い不純物濃度を有する
第３の半導体領域と、を有することを特徴とする光電変
換装置、を提供するものである。
述した課題を解決するための手段として、第１導電型の
半導体基板と、前記半導体基板表面に複数形成され、前
記基板と反対導電型を有する第１の半導体領域と、前記
第１の半導体領域と同じ導電型を有し、前記第１の半導
体領域の間に配置された第２の半導体領域と、前記第１
及び第２の半導体領域間に配置され、第１導電型を有
し、かつ前記半導体基板よりも高い不純物濃度を有する
第３の半導体領域と、を有することを特徴とする光電変
換装置、を提供するものである。
【００１６】［作用］本発明によれば、画素間に基板と
反対導電型の画素分離領域を形成することにより、キャ
リアの吸い込みを行ない、不要なキャリアを捕獲するこ
とができるため、クロストークを低減することができ
る。
反対導電型の画素分離領域を形成することにより、キャ
リアの吸い込みを行ない、不要なキャリアを捕獲するこ
とができるため、クロストークを低減することができ
る。
【００１７】また、第３の半導体領域により、寄生バイ
ポーラ動作を抑制することもできる。
ポーラ動作を抑制することもできる。
【００１８】
［実施形態］図１は、本発明の光電変換装置の一実施形
態を示す図であり、図１（ｂ）は模式平面図、図１
（ａ）はその模式断面図である。
態を示す図であり、図１（ｂ）は模式平面図、図１
（ａ）はその模式断面図である。
【００１９】図において、１００は、第１導電型の半導
体基板、１０１は、前記半導体基板表面に複数形成さ
れ、前記基板と反対導電型を有する第１の半導体領域、
１０２は、第１の半導体領域と同じ導電型を有し、複数
形成された第１の半導体領域の間に配置された第２の半
導体領域、１０３は、前記第１及び第２の半導体領域間
に配置され、第１導電型を有し、かつ前記半導体基板よ
りも高い不純物濃度を有する第３の半導体領域である。
以下、本発明における基板及び第１〜第３の半導体領域
の実施形態について、詳しく述べる。
体基板、１０１は、前記半導体基板表面に複数形成さ
れ、前記基板と反対導電型を有する第１の半導体領域、
１０２は、第１の半導体領域と同じ導電型を有し、複数
形成された第１の半導体領域の間に配置された第２の半
導体領域、１０３は、前記第１及び第２の半導体領域間
に配置され、第１導電型を有し、かつ前記半導体基板よ
りも高い不純物濃度を有する第３の半導体領域である。
以下、本発明における基板及び第１〜第３の半導体領域
の実施形態について、詳しく述べる。
【００２０】基板としては、不純物濃度は１×１０14〜
１×１０16が好ましく、ゲッタリングすると、なお良
い。
１×１０16が好ましく、ゲッタリングすると、なお良
い。
【００２１】第１の半導体領域は、基板との間のｐｎ接
合でホトダイオードを形成し、不純物濃度は１×１０18
〜１×１０21が好ましく、接合深さＸｊ1 ＝０．１〜１
μｍが好ましい。
合でホトダイオードを形成し、不純物濃度は１×１０18
〜１×１０21が好ましく、接合深さＸｊ1 ＝０．１〜１
μｍが好ましい。
【００２２】第２の半導体領域は、不要なキャリアを吸
い込む役割を担い、不純物濃度は１×１０16〜１×１０
20、接合深さＸｊ2 ＝３〜１０μｍが好ましい。接合深
さＸｊ2 は、第１の半導体領域よりも深く、これが大き
いほど、クロストーク低減効果は大きい。
い込む役割を担い、不純物濃度は１×１０16〜１×１０
20、接合深さＸｊ2 ＝３〜１０μｍが好ましい。接合深
さＸｊ2 は、第１の半導体領域よりも深く、これが大き
いほど、クロストーク低減効果は大きい。
【００２３】更に、第２の半導体領域は、電位固定手段
を有し、基板と同電位、又は逆バイアスに印加される。
を有し、基板と同電位、又は逆バイアスに印加される。
【００２４】第３の半導体領域は、第１の半導体領域／
基板／第２の半導体領域、で形成される寄生バイポーラ
のβを小さくする役割を担う。不純物濃度は基板よりも
大きくする。第２の半導体領域との間で、バイアス印加
時に、充分な耐圧があるようにする。不純物濃度は、１
×１０15〜１×１０17、接合深さＸｊ3 ＝１〜１０μｍ
（接合深さＸｊ3 は、第１の半導体領域よりも深い）が
好ましい。
基板／第２の半導体領域、で形成される寄生バイポーラ
のβを小さくする役割を担う。不純物濃度は基板よりも
大きくする。第２の半導体領域との間で、バイアス印加
時に、充分な耐圧があるようにする。不純物濃度は、１
×１０15〜１×１０17、接合深さＸｊ3 ＝１〜１０μｍ
（接合深さＸｊ3 は、第１の半導体領域よりも深い）が
好ましい。
【００２５】また、第３の半導体領域と第１の半導体領
域との間には、半導体基板がむき出しになる部分があ
る。暗電流が問題になる時は、この、第３の半導体領域
と第１の半導体領域との間の基板表面に、基板と同じ導
電型で、基板より濃度の高い不純物領域（不純物濃度１
×１０16〜１×１０18が好適。）を形成しても良い。 ［第１の実施例］図１は、本発明の第１の実施例を示す
光電変換装置の構成を示す図であり、図１（ｂ）は模式
平面図、図１（ａ）はその模式断面図である。
域との間には、半導体基板がむき出しになる部分があ
る。暗電流が問題になる時は、この、第３の半導体領域
と第１の半導体領域との間の基板表面に、基板と同じ導
電型で、基板より濃度の高い不純物領域（不純物濃度１
×１０16〜１×１０18が好適。）を形成しても良い。 ［第１の実施例］図１は、本発明の第１の実施例を示す
光電変換装置の構成を示す図であり、図１（ｂ）は模式
平面図、図１（ａ）はその模式断面図である。
【００２６】図において、１００は、ｐ型の半導体基
板、１０１は、半導体基板表面に複数形成され、基板と
反対導電型であり、基板との間のｐｎ接合でホトダイオ
ードを形成するためのｎ型の第１の半導体領域、１０２
は、前記第１の半導体領域と同じ導電型を有し、複数の
第１の半導体領域の間に配置され、基板と同電位又は逆
バイアスに印加され、不要なキャリアを吸い込むための
第２の半導体領域、１０３は、前記第１及び第２の半導
体領域間に配置され、第１導電型を有し、かつ基板より
も高い不純物濃度を有し、第１の半導体領域／基板／第
２の半導体領域、で形成される寄生バイポーラトランジ
スタのβを小さくするための第３の半導体領域、であ
る。
板、１０１は、半導体基板表面に複数形成され、基板と
反対導電型であり、基板との間のｐｎ接合でホトダイオ
ードを形成するためのｎ型の第１の半導体領域、１０２
は、前記第１の半導体領域と同じ導電型を有し、複数の
第１の半導体領域の間に配置され、基板と同電位又は逆
バイアスに印加され、不要なキャリアを吸い込むための
第２の半導体領域、１０３は、前記第１及び第２の半導
体領域間に配置され、第１導電型を有し、かつ基板より
も高い不純物濃度を有し、第１の半導体領域／基板／第
２の半導体領域、で形成される寄生バイポーラトランジ
スタのβを小さくするための第３の半導体領域、であ
る。
【００２７】なお、基板及び各領域の不純物濃度及び接
合深さは、図中に示す値とした。
合深さは、図中に示す値とした。
【００２８】また、各画素分離領域上には、ＬＯＣＯＳ
領域を有し、その上には、遮光材の層を備えている。
領域を有し、その上には、遮光材の層を備えている。
【００２９】また、図１（ｂ）は、複数画素を有する光
電変換装置の模式的平面図であり、図に示されるよう
に、基板１００上の、前記第１の半導体領域１０１は、
前記第２の半導体領域１０２及び第３の半導体領域１０
３に囲まれている。
電変換装置の模式的平面図であり、図に示されるよう
に、基板１００上の、前記第１の半導体領域１０１は、
前記第２の半導体領域１０２及び第３の半導体領域１０
３に囲まれている。
【００３０】また、第２の半導体領域１０２には、Ａｌ
配線が接続されている。
配線が接続されている。
【００３１】このような光電変換装置に、本発明の素子
分離構造を適用することにより、４００ｄｐｉ相当の画
素ピッチで、隣接画素間のクロストークは、０．１％以
下とすることができた。 ［第２の実施例］図２は、本発明の第２の実施例の構成
を示す模式断面図である。
分離構造を適用することにより、４００ｄｐｉ相当の画
素ピッチで、隣接画素間のクロストークは、０．１％以
下とすることができた。 ［第２の実施例］図２は、本発明の第２の実施例の構成
を示す模式断面図である。
【００３２】図において、１００は基板、１０１は第１
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
【００３３】本実施例の特徴は、ＩＧ（Intrinsic Gett
ering ）により、基板中に高欠陥領域を作ってあること
である。このような、基板内部に存在する微小欠陥や歪
は、素子特性に有害な影響を与える不純物を捕獲、固着
したり、または欠陥発生に関与している点欠陥などを除
去する作用がある。このような作用により、基板表面の
素子形成領域を素子形成時に清浄化し、無欠陥化し、素
子特性や歩留まりを向上することができるだけでなく、
本発明の構成と組み合わせることにより、周辺回路系か
ら基板に注入された偽信号の原因となるキャリアが、受
光部分へ拡散するのを抑制できるため、更なるＦＰＮ特
性の向上が計れる。 ［第３の実施例］図３は、本発明の第３の実施例の構成
を示す模式断面図である。
ering ）により、基板中に高欠陥領域を作ってあること
である。このような、基板内部に存在する微小欠陥や歪
は、素子特性に有害な影響を与える不純物を捕獲、固着
したり、または欠陥発生に関与している点欠陥などを除
去する作用がある。このような作用により、基板表面の
素子形成領域を素子形成時に清浄化し、無欠陥化し、素
子特性や歩留まりを向上することができるだけでなく、
本発明の構成と組み合わせることにより、周辺回路系か
ら基板に注入された偽信号の原因となるキャリアが、受
光部分へ拡散するのを抑制できるため、更なるＦＰＮ特
性の向上が計れる。 ［第３の実施例］図３は、本発明の第３の実施例の構成
を示す模式断面図である。
【００３４】図において、１００は基板、１０１は第１
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
【００３５】基板及び各領域の不純物濃度及び接合深さ
は、図中に示す値とした。
は、図中に示す値とした。
【００３６】本実施例の特徴は、第３の半導体領域と第
１の半導体領域との間の、半導体基板がむき出しになる
部分に、基板と同じ導電型で、基板より濃度の高い不純
物領域（不純物濃度１×１０16〜１×１０18）１０４を
形成した点である。
１の半導体領域との間の、半導体基板がむき出しになる
部分に、基板と同じ導電型で、基板より濃度の高い不純
物領域（不純物濃度１×１０16〜１×１０18）１０４を
形成した点である。
【００３７】基板表面で発生する暗電流が問題になる場
合は、本実施例のような構成を用いても良い。 ［第４の実施例］図４は、本発明の第４の実施例の構成
を示す模式断面図である。図において、１００は基板、
１０１は第１の半導体領域、１０２は第２の半導体領
域、１０３は第３の半導体領域である。
合は、本実施例のような構成を用いても良い。 ［第４の実施例］図４は、本発明の第４の実施例の構成
を示す模式断面図である。図において、１００は基板、
１０１は第１の半導体領域、１０２は第２の半導体領
域、１０３は第３の半導体領域である。
【００３８】本実施例の特徴は、ＬＯＣＯＳ領域を、画
素分離領域上に設けていない点である。
素分離領域上に設けていない点である。
【００３９】本発明の画素分離構造によれば、これらを
設けなくても、十分な画素分離を行ない、クロストーク
を低減することが可能である。 ［第５の実施例］図５は、本発明の第５の実施例の構成
を示す模式断面図である。
設けなくても、十分な画素分離を行ない、クロストーク
を低減することが可能である。 ［第５の実施例］図５は、本発明の第５の実施例の構成
を示す模式断面図である。
【００４０】図において、１００は基板、１０１は第１
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
の半導体領域、１０２は第２の半導体領域、１０３は第
３の半導体領域である。
【００４１】基板及び各領域の不純物濃度及び接合深さ
は、図中に示す値とした。
は、図中に示す値とした。
【００４２】本実施例の特徴は、第３の半導体領域の接
合深さＸｊ3 が、第２の半導体領域１０２の接合深さＸ
ｊ2 より大きく、より深くなっている点である。
合深さＸｊ3 が、第２の半導体領域１０２の接合深さＸ
ｊ2 より大きく、より深くなっている点である。
【００４３】このような構造としても、同様に、十分な
画素分離ができ、クロストークを低減することができ
る。 ［第６の実施例］図６は、本発明の第６の実施例の光電
変換素子の構成を示す模式断面図（ｂ）及びそれを用い
た画像読取装置の回路図（ａ）である。
画素分離ができ、クロストークを低減することができ
る。 ［第６の実施例］図６は、本発明の第６の実施例の光電
変換素子の構成を示す模式断面図（ｂ）及びそれを用い
た画像読取装置の回路図（ａ）である。
【００４４】図６（ｂ）において、前述した実施例と同
様に、１００は基板、１０１は第１の半導体領域、１０
２は第２の半導体領域、１０３は第３の半導体領域であ
る。
様に、１００は基板、１０１は第１の半導体領域、１０
２は第２の半導体領域、１０３は第３の半導体領域であ
る。
【００４５】図６（ａ）は、（ｂ）に示した本発明の画
素分離構造を有する複数の画素を備えたラインセンサ又
はエリアセンサを示す回路図である。
素分離構造を有する複数の画素を備えたラインセンサ又
はエリアセンサを示す回路図である。
【００４６】６０は、光センサホトダイオード、６１は
センサリセット用ＭＯＳトランジスタ、６２、６３は、
共にＭＯＳトランジスタで、ソースフォロア アンプを
形成している。
センサリセット用ＭＯＳトランジスタ、６２、６３は、
共にＭＯＳトランジスタで、ソースフォロア アンプを
形成している。
【００４７】また、図６（ｃ）は、図６（ａ）の１画素
部分の断面構造概略図（Ａ−Ａ’）である。ただし、６
１のリセットＭＯＳトランジスタは省略している。
部分の断面構造概略図（Ａ−Ａ’）である。ただし、６
１のリセットＭＯＳトランジスタは省略している。
【００４８】
【発明の効果】以上、説明したように、本発明によれ
ば、画素間に基板と反対導電型の画素分離領域を形成す
ることにより、キャリアの吸い込みを行ない、不要なキ
ャリアを捕獲することができるため、クロストークを低
減することができる。
ば、画素間に基板と反対導電型の画素分離領域を形成す
ることにより、キャリアの吸い込みを行ない、不要なキ
ャリアを捕獲することができるため、クロストークを低
減することができる。
【００４９】また、第３の半導体領域により、寄生バイ
ポーラ動作を抑制することもできる。
ポーラ動作を抑制することもできる。
【００５０】従って、本発明によれば、画素間のクロス
トーク特性が充分であり、ＦＰＮ特性が優れた素子分離
構造を有する光電変換装置を実現することができる。
トーク特性が充分であり、ＦＰＮ特性が優れた素子分離
構造を有する光電変換装置を実現することができる。
【図１】本発明の第１の実施例の光電変換装置の構成を
示す模式断面図（ａ）及び平面図（ｂ）である。
示す模式断面図（ａ）及び平面図（ｂ）である。
【図２】本発明の第２の実施例の光電変換装置の構成を
示す模式断面図である。
示す模式断面図である。
【図３】本発明の第３の実施例の光電変換装置の構成を
示す模式断面図である。
示す模式断面図である。
【図４】本発明の第４の実施例の光電変換装置の構成を
示す模式断面図である。
示す模式断面図である。
【図５】本発明の第５の実施例の光電変換装置の構成を
示す模式断面図である。
示す模式断面図である。
【図６】本発明の第６の実施例の画像読取装置の構成を
示す回路図（ａ）及び模式断面図（ｂ），（ｃ）であ
る。
示す回路図（ａ）及び模式断面図（ｂ），（ｃ）であ
る。
【図７】従来例の光電変換装置の構成を示す模式断面図
である。
である。
【図８】他の従来例の光電変換装置の構成を示す模式断
面図である。
面図である。
１００ 基板 １０１ 第１の半導体領域 １０２ 第２の半導体領域 １０３ 第３の半導体領域
Claims (9)
- 【請求項１】 第１導電型の半導体基板と、 前記半導体基板表面に複数形成され、前記基板と反対導
電型を有する第１の半導体領域と、 前記第１の半導体領域と同じ導電型を有し、前記複数形
成された第１の半導体領域の間に配置された第２の半導
体領域と、 前記第１及び第２の半導体領域間に配置され、第１導電
型を有し、かつ前記半導体基板よりも高い不純物濃度を
有する第３の半導体領域と、 を有することを特徴とする光電変換装置。 - 【請求項２】 前記第２の半導体領域の電位が基板と同
じか、又は基板に対して逆バイアスの電位に固定されて
いることを特徴とする請求項１記載の光電変換装置。 - 【請求項３】 前記第１の半導体領域が前記第２の半導
体領域及び第３の半導体領域に囲まれていることを特徴
とする請求項１記載の光電変換装置。 - 【請求項４】 前記第１の半導体領域の接合深さＸｊ1
と、前記第２の半導体領域の接合深さＸｊ2 の関係が、
Ｘｊ1 ＜Ｘｊ2 であることを特徴とする請求項１記載の
光電変換装置。 - 【請求項５】 上記基板と活性領域との間に高欠陥領域
を有することを特徴とする請求項１記載の光電変換装
置。 - 【請求項６】 前記第３の半導体領域と前記第１の半導
体領域との間の基板表面に、前記基板と同じ導電型で、
該基板より濃度の高い不純物領域を形成したことを特徴
とする請求項１記載の光電変換装置。 - 【請求項７】 素子全面を活性領域とし、ＬＯＣＯＳ領
域を設けないことを特徴とする請求項１記載の光電変換
装置。 - 【請求項８】 前記第１の半導体領域の接合深さＸｊ1
と、前記第２の半導体領域の接合深さＸｊ2 、前記第３
の半導体領域の接合深さＸｊ3 の関係が、 Ｘｊ1 ＜Ｘｊ2 ，Ｘｊ3 ＞Ｘｊ2 であることを特徴とする請求項１記載の光電変換装置。 - 【請求項９】 請求項１〜８のいずれかに記載の光電変
換装置を複数個、一次元又は２次元に配列し、走査する
手段を設けたことを特徴とする画像読取装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008202A JPH09199752A (ja) | 1996-01-22 | 1996-01-22 | 光電変換装置及び画像読取装置 |
| TW086100422A TW351021B (en) | 1996-01-22 | 1997-01-16 | Photoelectric conversion apparatus and image reading apparatus |
| US08/783,358 US5861655A (en) | 1996-01-22 | 1997-01-16 | Photoelectric conversion apparatus and image reading apparatus with good crosstalk characteristics |
| KR1019970001649A KR100237133B1 (ko) | 1996-01-22 | 1997-01-21 | 광전 변환 장치 및 화상 판독 장치 |
| CNB971010412A CN1146998C (zh) | 1996-01-22 | 1997-01-22 | 光电转换器件与图象读取器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8008202A JPH09199752A (ja) | 1996-01-22 | 1996-01-22 | 光電変換装置及び画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09199752A true JPH09199752A (ja) | 1997-07-31 |
Family
ID=11686686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8008202A Pending JPH09199752A (ja) | 1996-01-22 | 1996-01-22 | 光電変換装置及び画像読取装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5861655A (ja) |
| JP (1) | JPH09199752A (ja) |
| KR (1) | KR100237133B1 (ja) |
| CN (1) | CN1146998C (ja) |
| TW (1) | TW351021B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058457A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 포토다이오드와 필드산화막 계면의 반도체 기판 내에고농도 불순물 도핑영역을 구비하는 이미지 센서 |
| JP2005536035A (ja) * | 2002-05-24 | 2005-11-24 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | フォトダイオード |
| JP2006003857A (ja) * | 2003-08-25 | 2006-01-05 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および光電変換素子 |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| KR100841208B1 (ko) * | 2002-07-19 | 2008-06-24 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| KR100867089B1 (ko) * | 2002-07-19 | 2008-11-04 | 매그나칩 반도체 유한회사 | 암전류 특성을 향상시킨 시모스 이미지센서 |
| KR100883021B1 (ko) * | 2002-07-19 | 2009-02-12 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| US20160334518A1 (en) * | 2003-10-20 | 2016-11-17 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3592037B2 (ja) | 1997-05-30 | 2004-11-24 | キヤノン株式会社 | 光電変換装置 |
| TW396707B (en) * | 1998-02-20 | 2000-07-01 | Canon Kk | Semiconductor device |
| US6878977B1 (en) * | 1999-02-25 | 2005-04-12 | Canon Kabushiki Kaisha | Photoelectric conversion device, and image sensor and image input system making use of the same |
| US6534335B1 (en) | 1999-07-22 | 2003-03-18 | Micron Technology, Inc. | Optimized low leakage diodes, including photodiodes |
| US6465862B1 (en) * | 1999-10-05 | 2002-10-15 | Brannon Harris | Method and apparatus for implementing efficient CMOS photo sensors |
| US20030038336A1 (en) * | 2001-08-22 | 2003-02-27 | Mann Richard A. | Semiconductor device for isolating a photodiode to reduce junction leakage and method of formation |
| EP1355360B1 (en) * | 2002-04-18 | 2006-11-15 | STMicroelectronics Limited | Semiconductor structure |
| US7470944B2 (en) * | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
| JP2008306080A (ja) * | 2007-06-11 | 2008-12-18 | Hitachi Ltd | 光センサ素子、およびこれを用いた光センサ装置、画像表示装置 |
| DE102007037020B3 (de) * | 2007-08-06 | 2008-08-21 | MAX-PLANCK-Gesellschaft zur Förderung der Wissenschaften e.V. | Avalanche-Photodiode |
| RU2471265C1 (ru) * | 2008-10-23 | 2012-12-27 | Шарп Кабусики Кайся | Полупроводниковое устройство, способ его изготовления и дисплейное устройство |
| US20100163759A1 (en) * | 2008-12-31 | 2010-07-01 | Stmicroelectronics S.R.L. | Radiation sensor with photodiodes being integrated on a semiconductor substrate and corresponding integration process |
| US9025288B2 (en) * | 2013-03-15 | 2015-05-05 | Nxp B.V. | Cross talk mitigation |
| JP7129199B2 (ja) * | 2018-04-11 | 2022-09-01 | キヤノン株式会社 | 光検出装置、光検出システム及び移動体 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042897B2 (ja) * | 1978-05-10 | 1985-09-25 | 株式会社東芝 | 光検出器 |
| US4794443A (en) * | 1984-05-28 | 1988-12-27 | Canon Kabushiki Kaisha | Semiconductor device and process for producing same |
| US5268309A (en) * | 1984-09-01 | 1993-12-07 | Canon Kabushiki Kaisha | Method for manufacturing a photosensor |
| US5309013A (en) * | 1985-04-30 | 1994-05-03 | Canon Kabushiki Kaisha | Photoelectric conversion device |
| JPH0760888B2 (ja) * | 1985-06-12 | 1995-06-28 | キヤノン株式会社 | 光電変換装置 |
| DE3706278A1 (de) * | 1986-02-28 | 1987-09-03 | Canon Kk | Halbleitervorrichtung und herstellungsverfahren hierfuer |
| JPH07115184A (ja) * | 1993-08-24 | 1995-05-02 | Canon Inc | 積層型固体撮像装置及びその製造方法 |
| JP3404848B2 (ja) * | 1993-12-21 | 2003-05-12 | ソニー株式会社 | 半導体装置 |
-
1996
- 1996-01-22 JP JP8008202A patent/JPH09199752A/ja active Pending
-
1997
- 1997-01-16 US US08/783,358 patent/US5861655A/en not_active Expired - Lifetime
- 1997-01-16 TW TW086100422A patent/TW351021B/zh not_active IP Right Cessation
- 1997-01-21 KR KR1019970001649A patent/KR100237133B1/ko not_active IP Right Cessation
- 1997-01-22 CN CNB971010412A patent/CN1146998C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058457A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 포토다이오드와 필드산화막 계면의 반도체 기판 내에고농도 불순물 도핑영역을 구비하는 이미지 센서 |
| JP2005536035A (ja) * | 2002-05-24 | 2005-11-24 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | フォトダイオード |
| KR100841208B1 (ko) * | 2002-07-19 | 2008-06-24 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| KR100867089B1 (ko) * | 2002-07-19 | 2008-11-04 | 매그나칩 반도체 유한회사 | 암전류 특성을 향상시킨 시모스 이미지센서 |
| KR100883021B1 (ko) * | 2002-07-19 | 2009-02-12 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| JP2006003857A (ja) * | 2003-08-25 | 2006-01-05 | Toshiba Matsushita Display Technology Co Ltd | 表示装置および光電変換素子 |
| KR100669270B1 (ko) * | 2003-08-25 | 2007-01-16 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 표시 장치 및 광전 변환 소자 |
| US7164164B2 (en) | 2003-08-25 | 2007-01-16 | Toshiba Matsushita Display Technology Co., Ltd. | Display device and photoelectric conversion device |
| JP4737956B2 (ja) * | 2003-08-25 | 2011-08-03 | 東芝モバイルディスプレイ株式会社 | 表示装置および光電変換素子 |
| US20160334518A1 (en) * | 2003-10-20 | 2016-11-17 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
| US10908302B2 (en) * | 2003-10-20 | 2021-02-02 | Hamamatsu Photonics K.K. | Semiconductor photo-detection device and radiation detection apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1146998C (zh) | 2004-04-21 |
| TW351021B (en) | 1999-01-21 |
| CN1165406A (zh) | 1997-11-19 |
| US5861655A (en) | 1999-01-19 |
| KR100237133B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09199752A (ja) | 光電変換装置及び画像読取装置 | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| JP3554483B2 (ja) | Ｃｍｏｓ型固体撮像装置 | |
| US6774453B2 (en) | Semiconductor device, image pickup device using the same, and photoelectric conversion device | |
| KR101693880B1 (ko) | 고체 촬상 소자, 촬상 장치 | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| JP3727639B2 (ja) | 固体撮像装置 | |
| JP2006049888A (ja) | イメージセンサー及びその製造方法 | |
| JP2004186408A (ja) | 光電変換装置 | |
| JP2002237614A (ja) | 光電変換装置及びその駆動方法並びに情報処理装置 | |
| JP2010056345A (ja) | 増幅型固体撮像装置 | |
| JP2008205044A (ja) | 固体撮像素子および電子情報機器 | |
| JP2004259733A (ja) | 固体撮像装置 | |
| JP2019145619A (ja) | 撮像装置およびカメラ | |
| JPH09266296A (ja) | 固体撮像装置 | |
| KR19990078166A (ko) | 고체 촬상장치 | |
| JP4313990B2 (ja) | 固体撮像装置 | |
| WO2020195781A1 (ja) | 光検出器 | |
| US6881992B2 (en) | CMOS pixel design for minimization of defect-induced leakage current | |
| KR100769563B1 (ko) | 누설 전류를 감소시킨 이미지 센서 | |
| JP2007165450A (ja) | 固体撮像素子 | |
| JP2006032385A (ja) | 固体撮像装置 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP4863517B2 (ja) | 光電変換装置及びカメラ | |
| EP4123691A1 (en) | Solid-state imaging element and electronic apparatus |