JPS61284796A - Display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 １亙光互 この発明は、表示装置に関し、特にカーソル表示に関す
る。DETAILED DESCRIPTION OF THE INVENTION This invention relates to a display device, and particularly to a cursor display.

災来肢生 一般に、オフィスコンピュータ、パーソナルコンピュー
タ、ワードプロセッサ、画像編集処理システム、ワーク
ステーション、ＣＡＤ／ＣＡＭ等の各種情報処理装置に
おいては、ビット・マツプディスプレイ等の表示装置を
備えている。In general, various information processing devices such as office computers, personal computers, word processors, image editing processing systems, workstations, and CAD/CAM are equipped with display devices such as bit map displays.

そして、ビット・マツプディスプレイにあっては、ホス
ト側からのカーソルパターンデータを格納するカーソル
パターンメモリを備え、ホスト側から直接カーソルパタ
ーンメモリのデータを書換えることによって複数種類の
カーソルを選択的に表示するようにしている。The bit map display is equipped with a cursor pattern memory that stores cursor pattern data from the host side, and selectively displays multiple types of cursors by directly rewriting the data in the cursor pattern memory from the host side. I try to do that.

この場合、ホストによるカーソルパターンデータの書換
えは１表示期間中に行なうと表示にフラッシュが生じる
ので、非表示期間中に、しかもビット・マツプ表示にあ
っては水平ブランキング期間が短いので、通常垂直ブラ
ンキング期間内に行なうようにしている。In this case, if the host rewrites the cursor pattern data during one display period, a flash will occur in the display. This is done within the blanking period.

ところで、情報処理装置の中にはマウス等のポインティ
ング・デバイスを備えたものがあり、この場合にはカー
ソルのパターンが頻繁に変わることが多い。By the way, some information processing apparatuses are equipped with pointing devices such as mice, and in this case, the cursor pattern often changes frequently.

そのため、ホスト側はカーソルのパターンが変わる毎に
垂直ブランキング期間を検出して、パターンの書換えを
行なわなければならないので、システムのスループット
が低下し、またカーソルパターンの変更の応答時間が長
くなるという不都合がある。Therefore, the host side must detect the vertical blanking period and rewrite the pattern every time the cursor pattern changes, which reduces system throughput and increases the response time for changing the cursor pattern. It's inconvenient.

」−」寛 この発明は上記の点に鑑みてなされたものであり、カー
ソルパターン変更時の表示応答時間を短縮することを目
的とする。``-'' Hiroshi This invention was made in view of the above points, and an object thereof is to shorten the display response time when changing a cursor pattern.

１−腹 この発明は上記の目的を達成するため、カーソル表示タ
イミングでホスト側にウェイト状態を指示すると共に、
その指示結果に応じてカーソルパターン・メモリに対す
る続出アドレスデータ及びホスト側からの書込みアドレ
スデータを選択するようにしたものである。1. In order to achieve the above object, this invention not only instructs the host side at the timing of displaying the cursor, but also
According to the result of the instruction, successive address data for the cursor pattern memory and write address data from the host side are selected.

以下、この発明の一実施例に基づいて具体的に説明する
。Hereinafter, a detailed explanation will be given based on one embodiment of the present invention.

第１図は、この発明を実施した情報処理装置としての画
像編集処理装置の一例を示す外観斜視図である。FIG. 1 is an external perspective view showing an example of an image editing processing device as an information processing device embodying the present invention.

この情報処理装置は、入力装置として文字情報。This information processing device uses character information as an input device.

制御情報等の各種情報を入力するキーボード１と。A keyboard 1 for inputting various information such as control information.

ボインティング・デバイスであるマウス２と、原稿画像
等を読取るイメージスキャナ３とを備えている。It includes a mouse 2, which is a pointing device, and an image scanner 3, which reads original images and the like.

また、出力装置として各種情報を表示するＣＲＴディス
プレイ４と、各種情報をプリントアウトするレーザプリ
ンタ５とを備えている。It also includes a CRT display 4 that displays various information as an output device, and a laser printer 5 that prints out various information.

さらに、記憶装置として本体６内にフロッピディスク装
［（ＦＤＤ）及びハードディスク装置（ＨＤ　Ｄ）を備
えている。Furthermore, the main body 6 is provided with a floppy disk device (FDD) and a hard disk device (HDD) as storage devices.

第２図は、この情報処理装置の制御部を示すブロック図
である。FIG. 2 is a block diagram showing the control section of this information processing device.

この制御部１０は、例えば１６ビツトマイクロプロセツ
サからなるマイクロプロセッサ（ＭＰＵ）１１及びメイ
ンメモリ１２からなるマイクロコンピュータ・システム
によってこの処理装置全体を制御する。This control section 10 controls the entire processing device by a microcomputer system consisting of a microprocessor (MPU) 11 consisting of, for example, a 16-bit microprocessor and a main memory 12.

なお、メインメモリ１２は、起動時にフロッピディスク
装置７又はハードディスク装置！ｆ８からロードされる
オペレーティングシステム等の常駐プログラムを格納す
るシステム領域（常駐領域）。Note that the main memory 12 is stored in the floppy disk device 7 or the hard disk device at the time of startup. System area (resident area) that stores resident programs such as the operating system loaded from f8.

非常駐プログラムを格納する非常駐領域及びデータエリ
ア、ワーキングエリアを構成するＲＡＭ等からなる。It consists of a non-resident area that stores non-resident programs, a data area, and a RAM that constitutes a working area.

また、この制御部１０は、キーボード１からの情報を入
力するためのキーボードインタフェース（Ｉ／Ｆ）１３
と、ボインティング・デバイスとしてのマウス２からの
Ｘパルス、Ｙパルスに基づいて移動方向、移動量並びに
移動速度を検出するマウスインタフェース１４と、イメ
ージスキャナ３からの読取りデータを入力するためのス
キャナインタフェース１５とを備えている。The control unit 10 also includes a keyboard interface (I/F) 13 for inputting information from the keyboard 1.
, a mouse interface 14 that detects the movement direction, movement amount, and movement speed based on the X pulse and Y pulse from the mouse 2 as a pointing device, and a scanner interface for inputting read data from the image scanner 3. 15.

さらに、この制御部１０は、ＣＲＴディスプレイ４を制
御するＣＲＴインタフェース１６と、プリンタ５を制御
するプリンタインタフェース１７と、フロッピディスク
装！　（ＦＤＤ）７を制御するフロッピディスクコント
ローラ（ＦＤＣ）１８と、ハードディスク装置（ＨＤＤ
）８を制御するハードディスクコントローラ（ＨＤＣ）
１９とを備えている。Furthermore, this control unit 10 includes a CRT interface 16 for controlling the CRT display 4, a printer interface 17 for controlling the printer 5, and a floppy disk device! (FDD) 7, a floppy disk controller (FDC) 18 that controls the hard disk drive (HDD)
)8 hard disk controller (HDC) that controls
It is equipped with 19.

なお、そのＣＲＴインタフェース１６及びＣＲＴディス
プレイ４によって表示装置としてのビット・マツプディ
スプレイを構成し、マイクロプロセッサ（ＭＰＵ）１１
がこのビット・マツプディスプレイに対するホストとな
る。The CRT interface 16 and CRT display 4 constitute a bit map display as a display device, and the microprocessor (MPU) 11
is the host for this bitmap display.

さらにまた、この制御部１０は、他の通信端末装置との
間で情報の送受を制御する通信制御部（ＣＣＵ）２０を
も備えている。Furthermore, the control unit 10 also includes a communication control unit (CCU) 20 that controls transmission and reception of information with other communication terminal devices.

第３図は、ＣＲＴインタフェース１６の一例を示すブロ
ック図である。FIG. 3 is a block diagram showing an example of the CRT interface 16.

ＣＡＲＴコントローラ（ＣＲＴＣ）２１は、このＣＲＴ
インタフェース１６の全体の制御を司る回路であり、Ｃ
ＲＴディスプレイ４に対して水平同期信号Ｈ８ＹＮＣ，
垂直同期信号ＶＳＹＮＣを出力すると共に、ビデオ信号
ＶＩＤＥＯの出力期間を制御する表示期間信号ＤＩＳＰ
を出力する。The CART controller (CRTC) 21
This is a circuit that controls the entire interface 16, and C
Horizontal synchronization signal H8YNC for RT display 4,
A display period signal DISP that outputs the vertical synchronization signal VSYNC and controls the output period of the video signal VIDEO.
Output.

フレーム、バッファ２２は、ビット・マツプメモリであ
り、第２図のホストとしてのＭＰＵ　（マイクロプロセ
ッサ）１１のメモリアクセス空間の一部として割付けら
れ１ＭＰＵＩＩによってＣＲＴディスプレイ４に表示す
る表示データが書込まれ、ＣＲＴＣ２１からの表示タイ
ミング信号によってその表示データが順次読出される。The frame buffer 22 is a bit map memory, which is allocated as part of the memory access space of the MPU (microprocessor) 11 as a host in FIG. The display data is sequentially read out by a display timing signal from the CRTC 21.

カーソル制御部２３は、ＣＲＴＣ２１からの表示タイミ
ング信号及び第２図のホストとしてのＭＰＵ（マイクロ
プロセッサ）１１からのカーソル位置情報に基づいて、
カーソル表示タイミングにＭＰＵＩ　１に″ウェイトを
指示するウェイト指示信号ＷＡＩＴとなるカーソル表示
タイミング信号ＣＤｌ５Ｐを出力すると共に、後述する
カーソルパターン・メモリ２５に対する表示アドレス（
読出しアドレス）データを出力する。Based on the display timing signal from the CRTC 21 and the cursor position information from the MPU (microprocessor) 11 as a host shown in FIG.
At the cursor display timing, it outputs a cursor display timing signal CD15P which becomes a wait instruction signal WAIT that instructs "wait" to the MPUI 1, and also outputs a display address (
Read address) data is output.

マルチプレクサ（ＭＰＸ）２４は１選択手段であり、Ｍ
ＰＵＩＩからのカーソルパターン・メモリ２５に対する
書込みアドレスデータと、カーソル制御部２３からの表
示アドレスデータとを、カーソル制御部２４からのカー
ソル表示タイミング信号ＣＤｌ５Ｐに応じて選択して、
カーソル表示タイミング信号ＣＤｌ５Ｐが入力されてい
る間はカーソル制御部２３からの表示アドレスデータを
出力する。A multiplexer (MPX) 24 is one selection means, and M
Select write address data from the PUII to the cursor pattern memory 25 and display address data from the cursor control unit 23 in accordance with the cursor display timing signal CD15P from the cursor control unit 24,
While the cursor display timing signal CD15P is being input, the display address data from the cursor control section 23 is output.

カーソルパターン・メモリ２５は、第２図のホストとし
てのＭＰＵ　（マイクロプロセッサ）１１のメモリアク
セス空間の一部として割付けられ。The cursor pattern memory 25 is allocated as part of the memory access space of the MPU (microprocessor) 11 as the host in FIG.

ＭＰＵ１ｉによって指定の書込みアドレスにＣＲＴディ
スプレイ４に表示するカーソルパターンデータが書込ま
れ、またカーソル制御部２３によって指定の表示アドレ
ス（読出しアドレス）のカーソルパターン・データが順
次読出される。The MPU 1i writes cursor pattern data to be displayed on the CRT display 4 at a designated write address, and the cursor control unit 23 sequentially reads out the cursor pattern data at designated display addresses (read addresses).

シフトレジスタ２６は、フレーム・バッファ２２から読
出される表示データを並−直変換して出力し、またシフ
トレジスタ２７は、カーソルパターン・メモリ２５から
読出されるカーソルパターンデータを並−直変換して出
力する。なお、シフトレジスタ２７の並−直変換に必要
なシフトロード信号ＬＤ及びシフトクロックＣＬＫはカ
ーソル制御部２３から入力される。The shift register 26 converts the display data read from the frame buffer 22 from parallel to direct and outputs the result, and the shift register 27 converts the cursor pattern data read from the cursor pattern memory 25 from parallel to serial and outputs the result. Output. Note that the shift load signal LD and shift clock CLK necessary for parallel-to-serial conversion of the shift register 27 are input from the cursor control section 23.

ゲート回路２８は、イクスクルーシブＯＲ回路又はＯＲ
回路等からなり、ＣＲＴＣ２ｉからの表示期間信号ＤＩ
ＳＰが入力されている間のみ、各シフトレジスタ２６．
２７からのシリアルの表示データ及びカーソルパターン
データを合成したビデオ信号ＶＩＤＥＯをＣＲＴディス
プレイ４に出力する。The gate circuit 28 is an exclusive OR circuit or an OR circuit.
It consists of circuits, etc., and the display period signal DI from the CRTC2i.
Only while SP is being input, each shift register 26.
A video signal VIDEO, which is a composite of the serial display data and cursor pattern data from 27, is output to the CRT display 4.

次に、このように構成したこの実施例の作用について第
４図及び第５図をも参照して説明する。Next, the operation of this embodiment configured as described above will be explained with reference to FIGS. 4 and 5.

ＭＰＵ１１は、ＣＲＴディスプレイ４にデータを表示す
る場合には、表示データをフレーム・バッファ２２に書
込む、なお、このフレーム・バッファ２２への書込みは
、ビット・マツプ表示制御のときにはデータ量が多いの
で例えば第４図に示すように垂直非表示期間（垂直ブラ
ンキング期間）ＴＶＩＩに行なう。When displaying data on the CRT display 4, the MPU 11 writes the display data to the frame buffer 22. Note that writing to the frame buffer 22 is difficult because the amount of data is large when bit map display control is being performed. For example, as shown in FIG. 4, this is performed during the vertical non-display period (vertical blanking period) TVII.

また、ＭＰＵ１ｌは、カーソルパターンについてはパタ
ーンが変わる毎に所要のカーソルパターンデータを表示
タイミングと無関係に、カーソルパターン・メモリ２５
に書込みアドレスデータで書込みアドレスを指定して所
要のカーソルパターンデータを書込む。In addition, the MPU 1l stores necessary cursor pattern data in the cursor pattern memory 20 each time the pattern changes, regardless of the display timing.
Specify the write address using the write address data and write the required cursor pattern data.

一方、ＣＲＴＣ２１は、表示期間になったときにフレー
ム・バッファ２２に対して表示データを読出す表示タイ
ミング信号を出力すると共に１表示期間信号ＤＩＳＰを
ゲート回路２８に出力してゲートを開かせる。On the other hand, when the display period begins, the CRTC 21 outputs a display timing signal for reading display data to the frame buffer 22, and also outputs a one display period signal DISP to the gate circuit 28 to open the gate.

それによって、フレーム・バッファ２２から読出された
表示データがシフトレジスタ２６でシリアルデータに変
換され、ゲート回路２８を介してビデオ信号ＶＩＤＥＯ
としてＣＲＴディスプレイ４に転送されて表示される。As a result, the display data read out from the frame buffer 22 is converted into serial data by the shift register 26, and then sent to the video signal VIDEO via the gate circuit 28.
The image is transferred to the CRT display 4 and displayed.

また、カーソル制御部２３は、ＭＰＵ１１からのカーソ
ル表示位置情報とＣＲＴＣ２１からの画像表示タイミン
グ信号に基づいて、例えば第５図に示すようにカーソル
ＣＡを表示するカーソル表示タイミングになったときに
、カーソル表示タイミング信号ＣＤｌ５Ｐを出力すると
共に、カーソルパターン・メモリ２５に対する表示アド
レスデ−タを出力する。なお、第５図中、斜線で囲む領
域は画像表示期間である。Further, the cursor control unit 23 controls the cursor when the cursor display timing for displaying the cursor CA is reached, for example, as shown in FIG. It outputs the display timing signal CD15P and also outputs display address data for the cursor pattern memory 25. Note that in FIG. 5, the area surrounded by diagonal lines is the image display period.

また、カーソル制御部２３は、このカーソル表示タイミ
ングで、シフトレジスタ２７に対するシフトロード信号
ＬＤ及びシフトクロックＣＬＫも出力する。The cursor control unit 23 also outputs a shift load signal LD and a shift clock CLK to the shift register 27 at this cursor display timing.

このとき、マルチプレクサ２４は、カーソル制御部２３
からのカーソル表示タイミング信号ＣＤｌ５Ｐが入力さ
れている間その表示アドレスデータを選択してカーソル
パターン・メモリ２５に出力する。At this time, the multiplexer 24
While the cursor display timing signal CDl5P from .

それによって、カーソルパターン・メモリ２５からカー
ソルパターンデータが順次読出され、読出されたカーソ
ルパターンデータがシフトレジスタ２７でシリアルデー
タに変換され、ゲート回路２日でフレーム・バッファ２
２からの表示データと合成されてビデオ信号ＶＩＤＥＯ
としてＣＲＴディスプレイ４に送出されて表示される。As a result, the cursor pattern data is sequentially read from the cursor pattern memory 25, the read cursor pattern data is converted into serial data by the shift register 27, and the data is transferred to the frame buffer 2 by the gate circuit in 2 days.
The video signal VIDEO is synthesized with the display data from 2.
The image is sent to the CRT display 4 and displayed.

一方、カーソル制御部２３からカーソル表示タイミング
信号ＣＤｌ５Ｐが出力されている間は。On the other hand, while the cursor control section 23 outputs the cursor display timing signal CDl5P.

ＭＰＵＩＩがウェイト状態になって、ＭＰＵ１　ｌはカ
ーソルパターン・メモリ２５に対するカーソルパターン
データの書込みを待機する。The MPU II enters a wait state, and the MPU 1 l waits for cursor pattern data to be written into the cursor pattern memory 25 .

したがって、ＭＰＵＩ　１のカーソルパターン・メモリ
２５に対する書込みタイミングがカーソル表示タイミン
グと競合したときには、ＭＰＵＩ　１はウェイト状態と
なり、カーソル表示タイミング信号ＣＤｌ５Ｐが０Ｈ＃
になったときにそのウェイト状態が解除されて、ＭＰＵ
１　ｌの書込み信号（アクティブＬ″）の立上りでシス
テムバス上のカーソルパターンデータがカーソルパター
ン・メモリ２５に書込まれる。Therefore, when the writing timing of the MPUI 1 to the cursor pattern memory 25 conflicts with the cursor display timing, the MPUI 1 enters a wait state and the cursor display timing signal CDl5P changes to 0H#.
The wait state is released when the MPU
The cursor pattern data on the system bus is written into the cursor pattern memory 25 at the rise of the 11 write signal (active L'').

このように、カーソル表示タイミングでホスト側である
ＭＰＵをウェイト状態にすると共に、カーソルパターン
・メモリに対する読出しアドレスデータとＭＰＵからの
書込みアドレスデータとをカーソル表示タイミングか否
かに応じて選択するようにし、カーソル表示タイミング
では読出しアドレスのみを選択してカーソルパターン・
メモリをアクセスする。In this way, the MPU on the host side is placed in a wait state at the cursor display timing, and read address data to the cursor pattern memory and write address data from the MPU are selected depending on whether or not the cursor display timing occurs. , select only the read address at the cursor display timing and display the cursor pattern.
Access memory.

したがって、ホスト側（ＭＰＵ）は１表示タイミングと
無関係にカーソルパターンを表示装置のカーソルパター
ン・メモリに書込むことができるので、システムのスル
ープットの低下が抑制され。Therefore, since the host side (MPU) can write the cursor pattern into the cursor pattern memory of the display device regardless of the display timing, a decrease in system throughput is suppressed.

またカーソルパターンの変更時の表示応答時間が短縮さ
れる。Furthermore, the display response time when changing the cursor pattern is shortened.

なお、この発明による表示装置は、上記実施例のような
情報処理装置以外の情報処理装置にも使用できることは
云うまでもない。It goes without saying that the display device according to the present invention can also be used in information processing devices other than the information processing device in the above embodiment.

豊−東 以上説明したように、この発明によれば、カーソルパタ
ーン変更時の表示応答性が向上する。Toyo-Higashi As explained above, according to the present invention, display responsiveness when changing a cursor pattern is improved.

【図面の簡単な説明】[Brief explanation of drawings]

第１図はこの発明を実施した表示装置を備えた情報処理
装置の一例を示す外観斜視図。 第２図は同じくその制御部を示すブロックク図、第３図
は同じくそのＣＲＴインタフェースの一例を示すブロッ
ク図。 第４図及び第５図は同じくその表示制御の説明に供する
タイミング図である。 ４・・・ＣＲＴディスプレイ　　　１０・・・制御部１
６・・・ＣＲＴインタフェース ２１・・・ＣＲＴコントローラ ２２・・・フレーム・バッファ ２３・・・カーソル制御部　２４・・・マルチプレクサ
２５・・・カーソルパターン・メモリ 第２図FIG. 1 is an external perspective view showing an example of an information processing device equipped with a display device embodying the present invention. FIG. 2 is a block diagram showing the control section thereof, and FIG. 3 is a block diagram showing an example of the CRT interface. FIGS. 4 and 5 are timing charts for explaining the display control. 4...CRT display 10...Control unit 1
6...CRT interface 21...CRT controller 22...Frame buffer 23...Cursor control unit 24...Multiplexer 25...Cursor pattern memory FIG.

Claims (1)

【特許請求の範囲】[Claims] １　ホスト側からのカーソルパターンデータを格納する
カーソルパターン・メモリを備えた表示装置において、
カーソル表示タイミングで前記ホスト側に対してウェイ
ト状態を指示すると共に、前記カーソルパターン・メモ
リに対する読出しアドレスデータを出力するカーソル制
御手段と、該カーソル制御手段の前記指示結果に応じて
前記カーソルパターン・メモリに対するホスト側からの
書込みアドレスデータ及びカーソル制御手段からの書込
みアドレスデータを選択する選択手段とを設けたことを
特徴とする表示装置。1. In a display device equipped with a cursor pattern memory that stores cursor pattern data from the host side,
cursor control means for instructing the host side to enter a wait state at a cursor display timing and outputting read address data for the cursor pattern memory; 1. A display device comprising: selection means for selecting write address data from a host side and write address data from a cursor control means.