JPS61160791A - Display unit - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 艮生圀互 この発明は、ビット・マップ表示機能を有する表示装置
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device having a bit map display function.

従来技術 オフィスコンピュータ、パーソナルコンピュータ、ワー
ドプロセッサ、画像編集処理システム。Prior Art Office computers, personal computers, word processors, image editing processing systems.

ワークステーション、ＣＡＤ／ＣＡＭ等の各種情報処理
装置において、ビット・マップ表示機能を有する表示装
置を備えたものがある。2. Description of the Related Art Among various information processing apparatuses such as workstations and CAD/CAMs, some are equipped with a display device having a bit map display function.

このような表示装置においては、ＣＰＵによってシステ
ムメモリに格納したプログラムに従って表示すべき文字
、グラフ、画像等をビット・マップメモリ　（フレーム
バッファ）に展開する。In such a display device, a CPU develops characters, graphs, images, etc. to be displayed in a bit map memory (frame buffer) according to a program stored in a system memory.

このとき、文字については、予め文字パターンを格納し
たキャラクタジェネレータ（ＣＧ）を備えており、シス
テムバスを介してビット・マップメモリ上に展開する。At this time, for characters, a character generator (CG) is provided in which character patterns are stored in advance, and are expanded onto a bit map memory via a system bus.

ところで、従来のこのような表示装置にあっては、アイ
コン（プログラムやファイルあるいは日常われわれが使
う道具や各種の装置などをその意味が分るようにグラフ
ィック・シンボルで表わしたもの）等の特定のグラフィ
ック・パターンも文字パターンを格納したキャラクタジ
ェネレータに格納し、システムバスを介してビット・マ
ップメモリ上に展開するようにしている。By the way, such conventional display devices do not display specific images such as icons (graphic symbols that represent programs, files, tools or various devices that we use on a daily basis, etc. so that their meanings can be understood). Graphic patterns are also stored in a character generator that stores character patterns, and are expanded onto a bit map memory via a system bus.

しかしながら、このようにアイコン等のパターン情報を
もシステムバスを介して転送するのでは、システムバス
の使用効率が低下し１表示処理速度及びシステム全体の
処理速度が遅くなるという問題がある。However, if pattern information such as icons is transferred via the system bus in this way, there is a problem that the usage efficiency of the system bus decreases and the processing speed of one display and the entire system decreases.

目　　　的 この発明は上記の点に鑑みてなされたものであり、処理
速度の向上を図ることを目的とする。Purpose This invention has been made in view of the above points, and an object thereof is to improve processing speed.

■−戒 この発明は上記の目的を達成するため、フレームバッフ
ァとして使用するメモリの空きエリアに予め定めたグラ
フィック・パターンを格納したものである。- Precepts In order to achieve the above object, the present invention stores a predetermined graphic pattern in an empty area of a memory used as a frame buffer.

以下、この発明の一実施例に基づいて具体的に説明する
。Hereinafter, a detailed explanation will be given based on one embodiment of the present invention.

第２図は、この発明を実施した情報処理装置としての文
書画像編集処理装置の一例を示す外観斜視図である。FIG. 2 is an external perspective view showing an example of a document image editing processing device as an information processing device embodying the present invention.

この情報処理装置は、入力装置として文字情報。This information processing device uses character information as an input device.

制御情報等の各種情報を入力するキーボード１と、ボイ
ンティング・デバイスであるマウス２と、原稿画像等を
読取るイメージスキャナ３とを備えている。It includes a keyboard 1 for inputting various information such as control information, a mouse 2 as a pointing device, and an image scanner 3 for reading original images and the like.

また、出力装置として各種情報を表示するＣＲＴディス
プレイ４と、各種情報をプリントアウトするレーザプリ
ンタ５とを備えている。It also includes a CRT display 4 that displays various information as an output device, and a laser printer 5 that prints out various information.

さらに、記憶装置としてフロッピディスク装置（ＦＤＤ
）６と、ハードディスク装置　（ＨＤＤ）７とを、制御
部を内蔵した本体８に備えている。Additionally, a floppy disk device (FDD) is used as a storage device.
) 6 and a hard disk drive (HDD) 7 in a main body 8 containing a built-in control section.

第３図は、この情報処理装置の制御部を示すブロック図
である。FIG. 3 is a block diagram showing the control section of this information processing device.

この制御部１０において１例えば１６ビツトマイクロプ
ロセツサからなるマイクロプロセッサ１１は、この処理
装置全体の制御を司り、キャラクタジェネレータを含む
メインメモリ１２に格納したプログラムに従って各種制
御を実行する。In the control unit 10, a microprocessor 11, for example, a 16-bit microprocessor, controls the entire processing device and executes various controls according to programs stored in a main memory 12 including a character generator.

なお、この処理装置ではディスクオペレーティングシス
テムを採用して、起動時にフロッピディスク装置６から
メインメモリ１２のシステム領域（常駐領域）にプログ
ラムをロードする。Note that this processing device employs a disk operating system, and loads programs from the floppy disk device 6 into the system area (resident area) of the main memory 12 at the time of startup.

また、この制御部１０は、キーボード１がらの情報を入
力するためのキーボードインタフェース（Ｉ／Ｆ）　１
ｓと、マウス２からのＸパルス、Ｙパルスに基づいて移
動方向、移動量並びに移動速度を検出するマウスインタ
フェース１６と、イメージスキャナ３からの読取りデー
タを入力するためのスキャナインタフェース１７とを備
えている。The control unit 10 also includes a keyboard interface (I/F) 1 for inputting information from the keyboard 1.
s, a mouse interface 16 for detecting the moving direction, amount and speed of movement based on the X pulse and Y pulse from the mouse 2, and a scanner interface 17 for inputting read data from the image scanner 3. There is.

さらに、この制御部１０は、ＣＲＴディスプレイ４を制
御するＣＲＴインタフェースＩＳと、プリンタ５を制御
するプリンタインタフェース２０と、ＦＤＤ６を制御す
るプロッピディスクコントローラ（ＦＤＣ）２１と、Ｈ
ＤＤ７を制御するハードディスクコントローラ（ＨＤＣ
）２２とをｍえている。Furthermore, this control unit 10 includes a CRT interface IS that controls the CRT display 4, a printer interface 20 that controls the printer 5, a proppy disk controller (FDC) 21 that controls the FDD 6, and an H
The hard disk controller (HDC) that controls the DD7
) 22.

さらにまた、この制御部１０は、他の通信端末装置との
間で情報の送受を制御する通信制御部（ＣＣＵ）２３を
備えている。Furthermore, the control unit 10 includes a communication control unit (CCU) 23 that controls transmission and reception of information with other communication terminal devices.

第１図は１表示制御部の全体構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the overall configuration of one display control section.

システムメモリ１２Ａには、プログラム等が格納されて
おり、またキャラクタジェネレータ（ＣＧ）１２Ｂには
１文字パターンが格納されている。The system memory 12A stores programs and the like, and the character generator (CG) 12B stores one character pattern.

ＣＲＴコントローラ（ＣＲＴＣ）１９Ａは１表示制御を
司り、ビット・マップメモリ１９Ｂからの表示データの
読出し制御、グラフィック・パターンメモリ１９Ｇのア
クセス制御及びその読出しデータのビット・マップメモ
リ１９Ｂへの書込み制御、ＣＲＴ４に対する水平同期信
号Ｈ８ＹＮＣ。A CRT controller (CRTC) 19A is in charge of 1 display control, and controls the reading of display data from the bit map memory 19B, the access control of the graphic pattern memory 19G, and the writing control of the read data to the bit map memory 19B. Horizontal synchronization signal H8YNC for.

垂直同期信号ＶＳＹＮＣの出力等を行なう。It outputs the vertical synchronization signal VSYNC, etc.

パラレル−シリアル（Ｐ→Ｓ）変換器１９０は、ビット
・マップメモリ１９Ｂからの読出しデータを並−直変換
してＣＲＴ４に出力する。A parallel-to-serial (P→S) converter 190 performs parallel-to-serial conversion on the read data from the bit map memory 19B and outputs it to the CRT 4.

そのグラフィック・パターンメモリ１９Ｃは、ビット・
マップメモリ１９Ｂの空エリアで構成している。The graphic pattern memory 19C has a bit
It is made up of an empty area in the map memory 19B.

すなわち、例えば水平方向１５３６ドツト、垂直方向２
０４８ドツトの表示をインターレススキャン方式で行な
うとき、表示データは６４ビツトパラレルのデータでビ
ット・マップメモリから逐次読出すことになる。That is, for example, 1536 dots in the horizontal direction and 2 dots in the vertical direction.
When displaying 0.048 dots using the interlace scan method, display data is 64-bit parallel data that is sequentially read out from the bit map memory.

この場合に必要なビット・マップメモリの容量は、３９
３２１６バイトであるので、実際には６４Ｘ１ビツトの
記憶素子、例えばダイナツクメモリを６４個実装する。The required bit map memory capacity in this case is 39
Since it is 3216 bytes, 64 x 1 bit storage elements, for example 64 dynamic memories, are actually mounted.

したがって、実際記憶容量は５２４２８８バイトになり
、この内の３９３２１６バイトが実際に表示に使用され
、残り１３１０７２バイトは空きエリアになる。Therefore, the actual storage capacity is 524,288 bytes, of which 393,216 bytes are actually used for display, and the remaining 131,072 bytes become a free area.

そこで、この空きエリアをグラフィック・パターンジェ
ネレータとして使用し１例えばアイコン等の使用頻度の
高い予め定めたグラフィック・パターンを格納している
。Therefore, this empty area is used as a graphic pattern generator to store frequently used predetermined graphic patterns such as icons.

この例では、例えば６４Ｘ６４ドツトのアイコンであれ
ば、２５６種類格納することができる。In this example, 256 types of 64x64 dot icons can be stored.

次に、この実施例の作用について説明する。Next, the operation of this embodiment will be explained.

ＣＰＵ　（マイクロプロセッサ）１１は、システムメモ
リ１２Ａに格納されたプログラムに従って表示すべき文
字、グラフ、画像等をビット・マップメモリ１９Ｉ］に
展開する。The CPU (microprocessor) 11 develops characters, graphs, images, etc. to be displayed in a bit map memory 19I according to a program stored in the system memory 12A.

このとき、グラフィック・パターンジェネレータに格納
したものについては、そのコード情報がＣＲＴＣ１９Ａ
に与えられる。At this time, the code information stored in the graphic pattern generator is CRTC19A.
given to.

そこで、ＣＲＴＣ１９Ａは、与えられたコード情報に対
応するグラフィック・パターンをグラフィック・パター
ンジェネレータ１９Ｇをアクセスして読出して、ＣＰＵ
Ｉ　１から与えられるビット・マップメモリ１９Ｂのア
ドレスに展開する。Therefore, the CRTC 19A accesses the graphic pattern generator 19G to read out the graphic pattern corresponding to the given code information, and sends it to the CPU.
Expands to the address of bit map memory 19B given from I1.

このように、この情報処理装置の表示装置においては、
フレームバッファとして使用するメモリの空きエリアに
予め定めたグラフィック・パターンを格納している。In this way, in the display device of this information processing device,
A predetermined graphic pattern is stored in an empty area of memory used as a frame buffer.

それによって、アイコン等の使用頻度の高いグラフィッ
ク・パターンを格納することによって。Thereby, by storing frequently used graphic patterns such as icons.

システムバスを介してビット・マップメモリに展開する
必要がなくなり、表示処理速度が向上すると共に、シス
テムバスの効率的使用が可能になってシステム全体の処
理速度も向上する。It is no longer necessary to expand data into a bit map memory via the system bus, which improves display processing speed, and enables efficient use of the system bus, which also improves overall system processing speed.

そして、この場合、フレームバッファとして使用するメ
モリの空きエリアを使用しているので、特別にメモリを
設ける必要がなく、コストの上昇や構成の複雑化を招く
ことはない。もつとも、特別にメモリを設けることもで
きる。In this case, since the empty area of the memory used as the frame buffer is used, there is no need to provide a special memory, and the cost does not increase or the configuration becomes complicated. However, a special memory can also be provided.

腹−果 以上説明したように、この発明によれば、表示処理速度
やシステム全体の処理速度が向上する。As explained above, according to the present invention, the display processing speed and the processing speed of the entire system are improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は表示制御部の全体構成を示すブロック図。 第２図はこの発明を実施した表示装置を備えた情報処理
装置−例を示す外観斜視図、 第３図は同じくその制御部を示すブロック図である。FIG. 1 is a block diagram showing the overall configuration of a display control section. FIG. 2 is an external perspective view showing an example of an information processing apparatus equipped with a display device embodying the present invention, and FIG. 3 is a block diagram showing a control section thereof.

Claims (1)

【特許請求の範囲】[Claims] １　フレームバッファとして使用するメモリを備えたビ
ット・マップ表示機能を有する表示装置において、前記
フレームバッファとして使用するメモリの空きエリアに
予め定めたグラフィック・パターンを格納したことを特
徴とする表示装置。1. A display device having a bit map display function and equipped with a memory used as a frame buffer, characterized in that a predetermined graphic pattern is stored in an empty area of the memory used as the frame buffer.