JPH0550013B2 - - Google Patents
Info
- Publication number
- JPH0550013B2 JPH0550013B2 JP63213410A JP21341088A JPH0550013B2 JP H0550013 B2 JPH0550013 B2 JP H0550013B2 JP 63213410 A JP63213410 A JP 63213410A JP 21341088 A JP21341088 A JP 21341088A JP H0550013 B2 JPH0550013 B2 JP H0550013B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- input
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000872 buffer Substances 0.000 claims description 55
- 239000003607 modifier Substances 0.000 claims description 22
- 230000004048 modification Effects 0.000 claims description 17
- 238000012986 modification Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 8
- 230000004044 response Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Image Input (AREA)
Description
この発明は、パーソナルコンピユータなどで用
いられる表示用の記憶装置に関する。
The present invention relates to a display storage device used in a personal computer or the like.
パーソナルコンピユータなどのコンピユータシ
ステムでは、表示すべき画素（ドツト）の一つず
つを表わす画素情報を一旦フレームバツフアと呼
ばれる記憶装置に蓄えて、CRTなどのデイスプ
レー装置に表示する。すなわち、フレームバツフ
アはデイスプレー画面の各画素に対応するアドレ
スを有し、その各アドレスに各画素のデータが記
憶され、その記録された１画素ずつの情報がデイ
スプレー装置の表示走査方式に応じて１画素ずつ
読み出されて表示される。このフレームバツフア
の内容の読み書き・修正は直接にCPU（中央演算
装置）、DMA（ダイレクトメモリアクセス）コン
トローラまたはCRTコントローラ等の制御装置
が行なう。
コンピユータグラフイツクスの分野に属する通
常のアプリケーシヨンプログラムでは、画像をデ
イスプレー装置の画面上に表示して修正・加工を
行う場合、まずフロツピデイクスやハードデイス
クなどに格納されていた画像情報を一旦をフレー
ムバツフアに書き込み、その内容を画面上に表示
した上で、キーボード、マウス等を操作すること
により画面上の画像を変更できるようにしたもの
が多い。これは、あたかもその画面上で消去・加
筆・訂正を行なうことができるかのように操作で
きるようにして、操作者が確認しながら作業を進
めることができるようにし、操作性を高めるよう
にしているのである。この場合、キーボード、マ
ウス等の操作に応じてCPU、DMAコントローラ
またはCRTコントローラ等の制御装置がフレー
ムバツフアの内容を変更するので、修正結果が直
ちに表示される。
In a computer system such as a personal computer, pixel information representing each pixel (dot) to be displayed is temporarily stored in a storage device called a frame buffer, and then displayed on a display device such as a CRT. In other words, the frame buffer has an address corresponding to each pixel on the display screen, data for each pixel is stored in each address, and the recorded information for each pixel is transferred to the display scanning method of the display device. Accordingly, each pixel is read out and displayed. Reading, writing, and modification of the contents of this frame buffer are directly performed by a control device such as a CPU (central processing unit), DMA (direct memory access) controller, or CRT controller. In a typical application program belonging to the field of computer graphics, when displaying an image on the screen of a display device and modifying or processing it, the image information stored on a floppy disk or hard disk is first transferred to a frame. Many of them allow users to write on a buffer, display the content on the screen, and then change the image on the screen by operating a keyboard, mouse, etc. This improves operability by making it possible to operate as if erasing, adding, and making corrections can be done on the screen, allowing the operator to proceed with the work while checking the screen. There is. In this case, a control device such as a CPU, a DMA controller, or a CRT controller changes the contents of the frame buffer in response to operations on a keyboard, mouse, etc., so that the modified results are immediately displayed.
しかしながら、このような画像情報をフレーム
バツフアーに一旦蓄え、これを表示してその画像
に操作を加える場合、間違つて修正したときなど
元の画像を復元して表示したいときには、フレー
ムバツフアの内容を全部消去した後、フロツピデ
イスクやハードデイスクなどから読み出した、企
画面の画像情報を、再びこのフレームバツフアの
全部に書き込む必要がある。
そのために、画面の一部の修正を行なつただ
け、つまりフレームバツフアの一部を変更しただ
けでも、復元するにはフレームバツフアの全部を
書き換えなければならず、時間がかかるという問
題があつた。
この発明は、上記に鑑み、フレームバツフアの
部分的な書き換えによる画像の一部変更が行なわ
れた後該画像を元の画像に復元する際に時間がか
からないよう、その画像の変更がなされたブロツ
クについてのみ、制御装置がフレームバツフアの
書き換え操作を行なうことができるようにするた
めの、ブロツクごとに変更がなされたか否かを識
別する標識となる信号を記憶しておくことができ
る、記憶装置を提供することを目的とする。
However, if you want to store this kind of image information in the frame buffer, display it, and perform operations on that image, or if you want to restore and display the original image when you have made a mistake and want to restore the original image, you need to save the frame buffer. After erasing all the contents, it is necessary to write the image information of the planning surface read from the floppy disk or hard disk again into the entire frame buffer. Therefore, even if only a part of the screen is modified, that is, a part of the frame buffer is changed, the entire frame buffer must be rewritten to restore it, which takes time. It was hot. In view of the above, the present invention is directed to changing an image so that it does not take time to restore the image to the original image after the image has been partially changed by partially rewriting the frame buffer. In order to enable the control device to rewrite the frame buffer only for blocks, a signal can be stored that serves as an indicator for identifying whether or not a change has been made for each block. The purpose is to provide equipment.
上記目的を達成するため、この発明による記憶
装置においては、デイスプレー画面の各画素に対
応するアドレスを備え、そのアドレスを指定する
ためのＸ座標アドレス信号及びＹ座標アドレス信
号を入力する、アドレスバスに接続されたＸ座標
アドレス入力端子及びＹ座標アドレス入力端子
と、データバスに接続されたデータ入出力端子
と、書き込み信号を入力するデータライト端子
と、読み出し信号を入力データリード端子とを備
えるフレームバツフアを有するとともに、さらに
モデイフアイビツトメモリを備え、このモデイフ
アイビツトメモリは、上記アドレスバスを介して
上記フレームバツフアのＸ座標アドレス入力端子
及びＹ座標アドレス入力端子に送られるＸ座標ア
ドレス信号及びＹ座標アドレス信号のそれぞれの
上位ビツトが入力されるＸ座標アドレス入力端子
及びＹ座標アドレス入力端子と、上記フレームバ
ツフアのデータライト端子に送られる書き込み信
号と同期した書き込み信号が入力されるデータラ
イト端子と上記フレームバツフアのデータリード
端子に送られる読み出し信号とは異なる読み出し
信号が入力されるデータリード端子と、変更がな
されたことを表わすモデイフアイビツトが上記書
き込み信号の入力に応じて入力されるデータ入力
端子と、上記フレームバツフアの部分的な書き換
えによる画像の一部変更が行なわれた後該画像を
元の画像に復元する際に制御装置がフレームバツ
フアの書き換え操作を画像の変更がなれたブロツ
クについてのみ行なうための標識となる信号とし
て、制御装置からの読み出し信号が上記データリ
ード端子に入力されたことに応じて、制御装置か
らの上記Ｘ座標アドレス入力端子及びＹ座標アド
レス入力端子への入力信号により指定されるアド
レスごとに、モデフアイビツトを制御装置に出力
するデータ出力端子とを有することを特徴として
いる。
In order to achieve the above object, the storage device according to the present invention includes an address bus which is provided with an address corresponding to each pixel of the display screen and into which an X-coordinate address signal and a Y-coordinate address signal for specifying the address are input. A frame comprising an X-coordinate address input terminal and a Y-coordinate address input terminal connected to a data bus, a data input/output terminal connected to a data bus, a data write terminal for inputting a write signal, and a data read terminal for inputting a read signal. buffer, and further includes a modification bit memory, which modifies the X coordinates sent to the X coordinate address input terminal and the Y coordinate address input terminal of the frame buffer via the address bus. A write signal synchronized with the write signal sent to the data write terminal of the frame buffer is input to the X coordinate address input terminal and the Y coordinate address input terminal to which the upper bits of the address signal and the Y coordinate address signal are respectively input. a data read terminal to which a read signal different from the read signal sent to the data read terminal of the frame buffer is input, and a modifier bit indicating that a change has been made to the input of the write signal. After the image is partially changed by partially rewriting the frame buffer, the control device performs a frame buffer rewriting operation when restoring the image to the original image. In response to a readout signal from the control device being input to the data read terminal as a signal to indicate that the image is to be changed only for the block whose image has been changed, the X-coordinate address input terminal and It is characterized by having a data output terminal that outputs a modifier bit to the control device for each address specified by an input signal to the Y coordinate address input terminal.
CPU、DMAコントローラまたはCRTコント
ローラ等の制御装置がフレームバツフアをアクセ
スし、アドレスバスを介してＸ座標アドレス信号
及びＹ座標アドレス信号をフレームバツフアのＸ
座標アドレス入力端子及びＹ座標アドレス入力端
子に送るとともにデータライト端子に書き込み信
号を与えると、フレームバツフアにおいてこれら
アドレス信号で指定したアドレス、データバスを
介してデータ入出力端子に送られてきているデー
タが書き込まれる。
このとき、上記のＸ座標アドレス信号の上位ビ
ツトとＹ座標アドレス信号の上位ビツトと、上記
の書き込み信号に同期した書き込み信号とがモデ
イフアイビツトメモリに送られ、モデイフアイビ
ツトメモリにおいてこれらのアドレス信号の上位
ビツトにより指定されたアドレスにモデイフアイ
ビツトが書き込まれる。
ここで、Ｘ座標アドレスの上位ビツトとＹ座標
アドレスの上位ビツトによつてアドレスされる領
域は、これらの下位ビツトで表わされる複数の画
素が集合したブロツクであるから、このブロツク
に属する１画素でも変更された場合に、そのブロ
ツクに関してモデイフアイビツトが記録されるこ
とになる。換言すると、Ｘ座標アドレス信号とＹ
座標アドレス信号のそれぞれの上位ビツトを採用
することは、表示画面の全領域を複数の画素ごと
に分割した多数のブロツクの１つを指定したこと
になり、画像が修正されてあるブロツク内の画素
の変更が行なわれたときにそのブロツクで修正が
あつたことの記憶がなされる。
修正があつたブロツクであるか、なかつたブロ
ツクであるかを示すモデイフアイビツトは、モデ
イフアイビツトメモリに読み出し信号とアドレス
信号とを与えることにより読み出されるため、制
御装置が画像復元するときに、たとえばすべての
ブロツクに関してこのデータを順次読み出せば、
どのブロツクで修正が行なわれたかが分かる。し
たがつて、制御装置は修正されたブロツクについ
てのみ、フレームバツフアの内容を修復すればよ
く、従来のようにフレームバツフアの全部を書き
換える必要がなくなり、画像の復元スピードが早
くなる。
A control device such as a CPU, DMA controller, or CRT controller accesses the frame buffer and sends an X coordinate address signal and a Y coordinate address signal to the X coordinate address signal of the frame buffer via the address bus.
When a write signal is sent to the coordinate address input terminal and the Y coordinate address input terminal and a write signal is given to the data write terminal, the address specified by these address signals in the frame buffer is sent to the data input/output terminal via the data bus. Data is written. At this time, the upper bits of the above X-coordinate address signal, the upper bits of the Y-coordinate address signal, and a write signal synchronized with the above write signal are sent to the modifier bit memory, and these are stored in the modifier bit memory. Modifier bits are written to the address specified by the upper bits of the address signal. Here, since the area addressed by the upper bits of the X-coordinate address and the upper bits of the Y-coordinate address is a block in which a plurality of pixels represented by these lower bits are aggregated, even one pixel belonging to this block If modified, a modification bit will be recorded for that block. In other words, the X coordinate address signal and the Y
Adopting the upper bits of each coordinate address signal means specifying one of many blocks in which the entire area of the display screen is divided into multiple pixels, and the pixels in the block whose image is being modified are When a change is made to a block, the modification is remembered in that block. Modification bits indicating whether a block has been modified or not are read by giving a read signal and an address signal to the modification bit memory, so when the control device restores the image, For example, if you read this data sequentially for all blocks,
You can see in which block the modification was made. Therefore, the control device only needs to restore the contents of the frame buffer for the modified block, eliminating the need to rewrite the entire frame buffer as in the conventional case, and the speed of restoring the image is increased.
つぎにこの発明の一実施例について図面を参照
しながら説明する。第１図において、フレームバ
ツフア１はＸ座標アドレス入力端子とＹ座標アド
レス入力端子とを有し、これらはアドレスバスに
接続されている。また、データバスに接続される
データ入出力端子を有するとともに、書き込み信
号を入力するデータライト端子及び読み出し信号
を入力するデータリード端子も備える。このフレ
ームバツフア１では、Ｘ座標アドレス信号とＹ座
標アドレス信号とが与えられてアドレス指定され
た状態で、書き込み信号あるいは読み出し信号が
与えられると、そのアドレスにデータが書き込ま
れ、あるいはそのアドレスからのデータの読み出
しが行なわれる。
他方、モデイフアイビツトメモリ２は、フレー
ムバツフア１のＸアドレス信号の上位ビツトが入
力されるＸ座標アドレス入力端子と、フレームバ
ツフア１のＹアドレス信号の上位ビツトが入力さ
れるＹ座標アドレス入力端子と、データ入力端子
と、データ出力端子と、データライト端子と、デ
ータリード端子と、クリア端子とを備える。フレ
ームバツフア１に送るべき書き込み信号が、この
モデイフアイビツトメモリ２のデータライト端子
にも入力されるようになつており、この書き込み
信号の入力によつえ所定の信号、このでは１ビツ
トの論理”１”の信号データ入力端子を経て書き
込まれる。読み出し信号が入力されたときこの論
理”１”のデータがデータバスに出力される。ク
リア信号が与えられたときには全部の内容がクリ
アされる。
ここで、デイスプレー画面が第２図のように多
数の画素３で構成され、その画素３の各々がＸ座
標アドレスとＹ座標アドレスとによつて指定でき
るとする。フレームバツフア１のアドレスはこの
画素３のアドレスに対応している。換言すると、
フレームバツフア１の各アドレスには画素３の
各々の画像データが格納されるようになつてい
る。そして、この画素３に対応するアドレスが、
Ｘ座標アドレス信号の全ビツト及びＹ座標アドレ
ス信号の全ビツトにより指定される。
モデイフアイビツトメモリ２では、フレームバ
ツフア１のＸ座標アドレス信号の上位ビツト及び
Ｙ座標アドレス信号の上位ビツトによりアドレス
指定される。たとえば、下位の３ビツトを除いた
上位のビツトによりアドレス指定するものとする
と、８×８の画素３ビツトよりなる領域ごとのア
ドレス指定ということになり、第２図のブロツク
４ごとのアドレス指定が行なわれたことになる。
画像の修正が行なわれる場合、CPU、DMAコ
ントローラまたはCRTコントローラ等の制御装
置からフレームバツフア１にアドレス信号及び書
き込み信号が送られるとともに、データ送られる
が、これらアドレス信号（上位ビツト）及び書き
込み信号は同時にモデイフアイビツトメモリ２に
も送られ、”１”のデータが書き込みが行なわれ
る。すなわち、第２図で示すブロツク４に属する
多数の画素３の１つでも変更が行なわれると、そ
のブロツク４に関してモデイフアイビツトの記憶
がなされることになる。
画像の修正の後、元の画像を復元する場合は、
CPU、DMAコントローラまたはCRTコントロ
ーラ等の制御装置からモデイフアイビツトメモリ
２に読み出し信号を送つてモデイフアイビツトを
読み出す。このとき、たとえばCPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
が発生するＸ座標アドレス信号の上位ビツトとＹ
座標アドレス信号の上位ビツトとを順次歩進させ
ていけば、ブロツク４に関するモデイフアイビツ
トが端から順々に読み出され、CPU、DMAコン
トローラまたはCRTコントローラ等の制御装置
がどのブロツク４において画像の変更があつたか
を識別することができる。フレームバツフア１に
はこのときは読み出し信号を与えず、フレームバ
ツフア１からの読み出しは行なわない。こうして
全ブロツク４に関してモデイフアイビツトの読み
出しが終了したとき、クリア信号を送つてこのモ
デイフアイビツトメモリ２の全内容をクリアす
る。各ブロツク４に関するモデイフアビツトは、
CPUに取り込まれ、変更のあつたブロツク４に
属する画素３について元の画像データのフレーム
バツフア１への書き込みが行なわれる。変更のな
かつたブロツク４についてはこのような書き換え
操作は行なわれないので、変更のあつたブロツク
４のみで復元で全画像の復元ができることにな
り、スピードアツプが図れる。
なお、上記ではクリア信号を送つてモデイフア
イビツトメモリ２の内容をクリアするようにして
いるが、モデイフアイビツトの読み出しを行なつ
たとき、その読み出されたアドレスのビツトがク
リアされるように構成することもできる。モデイ
フアイビツトは各ブロツク４について変更があつ
たかなかつたかを示すだけのものであるから、上
記のように１ビツトで足りるが、１ビツトのデー
タだけに限られるわけではない。
また、このモデイフアイビツトメモリ２の実装
にあたつては、フレームバツフア１と同一基板に
実装することもできるし、別の基板に実装しても
よい。
さらに、上記では、デイスプレー画面に直接対
応し、その内容がそのままデイスプレー画面の各
画素の内容となるフレームバツフア１に関連して
モデイフアイビツトの記憶を行なつているが、こ
のような、表示に直結するフレームバツフア１だ
けでなく、表示に直結していないが画像データの
保存に用いるフレームバツフア（疑似フレームバ
ツフアとも呼ばれる）についてもその内容が変更
されたことをブロツクごとに記憶するよう適用す
ることも可能である。
Next, an embodiment of the present invention will be described with reference to the drawings. In FIG. 1, a frame buffer 1 has an X-coordinate address input terminal and a Y-coordinate address input terminal, which are connected to an address bus. It also has a data input/output terminal connected to the data bus, and also includes a data write terminal for inputting a write signal and a data read terminal for inputting a read signal. In this frame buffer 1, when a write signal or a read signal is given while an address is specified by being given an X-coordinate address signal and a Y-coordinate address signal, data is written to or from that address. Data is read out. On the other hand, the modifier bit memory 2 has an X coordinate address input terminal to which the upper bits of the X address signal of the frame buffer 1 are input, and a Y coordinate address input terminal to which the upper bits of the Y address signal of the frame buffer 1 are input. It includes an input terminal, a data input terminal, a data output terminal, a data write terminal, a data read terminal, and a clear terminal. The write signal to be sent to the frame buffer 1 is also input to the data write terminal of this modified bit memory 2, and in response to the input of this write signal, a predetermined signal, in this case 1 bit, is input. A logic "1" signal is written via the data input terminal. When a read signal is input, this logic "1" data is output to the data bus. When a clear signal is given, all contents are cleared. Here, it is assumed that the display screen is composed of a large number of pixels 3 as shown in FIG. 2, and each of the pixels 3 can be specified by an X coordinate address and a Y coordinate address. The address of frame buffer 1 corresponds to the address of pixel 3. In other words,
At each address of the frame buffer 1, image data of each pixel 3 is stored. Then, the address corresponding to this pixel 3 is
It is specified by all bits of the X-coordinate address signal and all bits of the Y-coordinate address signal. The modifier bit memory 2 is addressed by the upper bits of the X-coordinate address signal and the upper bits of the Y-coordinate address signal of the frame buffer 1. For example, if the address is specified using the upper bits excluding the lower 3 bits, then the addressing will be for each area consisting of 3 bits of 8 x 8 pixels, and the addressing for each block 4 in Figure 2 will be It has been done. When an image is modified, an address signal and a write signal are sent from a control device such as a CPU, a DMA controller, or a CRT controller to frame buffer 1, and data is also sent. is also sent to the modify bit memory 2 at the same time, and data "1" is written. That is, if even one of the many pixels 3 belonging to the block 4 shown in FIG. 2 is changed, a modification bit will be stored for that block 4. If you want to restore the original image after modifying the image,
A read signal is sent from a control device such as a CPU, a DMA controller, or a CRT controller to the modifier bit memory 2 to read the modifier bits. At this time, the upper bits of the X coordinate address signal generated by a control device such as a CPU, DMA controller, or CRT controller, and the Y
By sequentially incrementing the upper bits of the coordinate address signal, the modifier bits related to block 4 are read out sequentially from the end, and the control device such as the CPU, DMA controller, or CRT controller determines which block 4 the image is in. It is possible to identify whether there has been a change. At this time, no read signal is applied to the frame buffer 1, and no reading is performed from the frame buffer 1. When the reading of the modification bits for all blocks 4 is completed, a clear signal is sent to clear the entire contents of the modification bit memory 2. The modifier bits for each block 4 are:
The original image data of the pixel 3 belonging to the block 4 which has been taken in by the CPU and has been changed is written into the frame buffer 1. Since such a rewriting operation is not performed for block 4 that has not been changed, the entire image can be restored by restoring only block 4 that has been changed, thereby speeding up the process. Note that in the above, the contents of the modifier bit memory 2 are cleared by sending a clear signal, but when the modifier bit is read, the bit at the read address is cleared. It can also be configured as follows. Since the modification bit only indicates whether or not there has been a change in each block 4, one bit is sufficient as described above, but the data is not limited to one bit. Further, when mounting the modified bit memory 2, it can be mounted on the same board as the frame buffer 1, or it may be mounted on a separate board. Furthermore, in the above example, the modification bits are stored in relation to frame buffer 1, which directly corresponds to the display screen and whose contents become the contents of each pixel on the display screen. Note that not only frame buffer 1, which is directly connected to the display, but also frame buffers (also called pseudo frame buffers) used to save image data, which are not directly connected to the display, are notified in each block that their contents have been changed. It is also possible to apply it so that it is stored.
この発明による記憶装置は、デイスプレー画面
の各画素に対応するアドレスを有するフレームバ
ツフアと、モデイフアイビツトメモリとを備え、
フレームバツフアのアドレスを指定するためのＸ
座標アドレス信号及びＹ座標アドレス信号のそれ
ぞれの上位ビツトを、モデイフアイビツトメモリ
のＸ座標アドレス入力端子及びＹ座標アドレス入
力端子にそれぞれ入力してモデイフアイビツトメ
モリのアドレスを指定し、モデイフアイビツトメ
モリでは画素の複数個×複数個の大きさを持つブ
ロツクごとにアドレス指定がなされるようにし、
フレームバツフアのデータライト端子に書き込み
信号を与えてフレームバツフアについてはＸ座標
アドレス信号及びＹ座標アドレス信号の全ビツト
で指定したアドレスへの書き込みを行うとき、そ
の書き込み信号に同期した書き込み信号をモデイ
フアイビツトメモリにも与え、モデイフアイビツ
トを上記のように指定されたブロツクごとに記憶
するようにしている。そのため、フレームバツフ
アの任意のアドレスの内容（画素データ）が変更
されたとき、そのアドレスを含むブロツクに関し
てモデイフアイビツトが記憶され、このモデイフ
アイビツトは各ブロツクごとに画素の変更がなさ
れたか否かを判別する標識として機能する信号と
なるので、フレームバツフアの部分的な書き換え
による画像の一部変更が行なわれた後該画像を元
の画像に復元する際に制御装置が各ブロツクごと
にモデイフアイビツトを読み出せば、変更が行わ
れたブロツクがどれであるかを識別することがで
き、そのモデイフアイビツトが記憶されているブ
ロツクのみについてフレームバツフアの内容が元
に戻るように書き換えればよく、最小限の書き添
え操作だけで済み画像復元のスピードアツプが図
れる。すなわち、画像復元のためのフレームバツ
フアの書き換えについて効率的な操作が可能とな
る。
A storage device according to the present invention includes a frame buffer having an address corresponding to each pixel of a display screen, and a modification bit memory,
X to specify the address of the frame buffer
The upper bits of the coordinate address signal and the Y coordinate address signal are respectively input to the X coordinate address input terminal and the Y coordinate address input terminal of the modifier bit memory to designate the address of the modifier bit memory. In the iBit memory, addresses are specified for each block with a size of multiple pixels x multiple pixels.
When a write signal is given to the data write terminal of the frame buffer and the frame buffer is written to the address specified by all bits of the X coordinate address signal and Y coordinate address signal, the write signal synchronized with the write signal is sent. It is also given to the modifier bit memory so that the modifier bits are stored for each designated block as described above. Therefore, when the contents (pixel data) of an arbitrary address in the frame buffer are changed, a modification bit is stored for the block that includes that address, and this modification bit is used to change the pixels for each block. This is a signal that functions as an indicator to determine whether the image has been changed by partially rewriting the frame buffer, so when restoring the image to the original image, the control device By reading out the modifier bits for each block, it is possible to identify which blocks have been modified, and only those blocks for which the modifier bits are stored are based on the contents of the frame buffer. All you have to do is rewrite it to go back, and only a minimum of additional operations are required, speeding up image restoration. In other words, it becomes possible to efficiently rewrite the frame buffer for image restoration.
第１図はこの発明の一実施例のブロツク図、第
２図は表示画面の一部の拡大図である。
１……フレームバツフア、２……モデイフアイ
ビツトメモリ、３……画素、４……ブロツク。
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is an enlarged view of a portion of the display screen. 1...Frame buffer, 2...Modification bit memory, 3...Pixel, 4...Block.
Claims (1)
スを備え、そのアドレスを指定するためのＸ座標
アドレス信号及びＹ座標アドレス信号を入力す
る、アドレスバスに接続されたＸ座標アドレス入
力端子及びＹ座標アドレス入力端子と、データバ
スに接続されたデータ入出力端子と、書き込み信
号を入力するデータライト端子と、読み出し信号
を入力するデータリード端子とを備えるフレーム
バツフアを有する記憶装置において、さらにモデ
イフアイビツトメモリを備え、このモデイフアイ
ビツトメモリは、上記アドレスバスを介して上記
フレームバツフアのＸ座標アドレス入力端子及び
Ｙ座標アドレス入力端子に送られるＸ座標アドレ
ス信号及びＹ座標アドレス信号のそれぞれの上位
ビツトが入力されるＸ座標アドレス入力端子及び
Ｙ座標アドレス入力端子と、上記フレームバツフ
アのデータライト端子に送られる書き込み信号と
同期した書き込み信号が入力されるデータライト
端子と、上記フレームバツフアのデータリード端
子に送られる読み出し信号とは異なる読み出し信
号が入力されるデータリード端子と、変更がなさ
れたことを表わすモデイフアイビツトが上記書き
込み信号の入力に応じて入力されるデータ入力端
子と、上記フレームバツフアの部分的な書き換え
による画像の一部変更が行なわれた後該画像を元
の画像に復元する際に制御装置がフレームバツフ
アの書き換え操作を画像の変更がなされたブロツ
クについてのみ行なうための標識となる信号とし
て、制御装置からの読み出し信号が上記データリ
ード端子に入力されたことに応じて、制御装置か
らの上記Ｘ座標アドレス入力端子及びＹ座標アド
レス入力端子への入力信号により指定されるアド
レスごとに、モデフアイビツトを制御装置に出力
するデータ出力端子とを有することを特徴とする
記憶装置。1 An X-coordinate address input terminal and a Y-coordinate address input terminal connected to an address bus, which have an address corresponding to each pixel on the display screen, and input an X-coordinate address signal and a Y-coordinate address signal for specifying the address. A storage device having a frame buffer comprising a terminal, a data input/output terminal connected to a data bus, a data write terminal for inputting a write signal, and a data read terminal for inputting a read signal, further comprising a modification bit. The modifier bit memory includes upper registers of the X-coordinate address signal and the Y-coordinate address signal, which are sent to the X-coordinate address input terminal and Y-coordinate address input terminal of the frame buffer via the address bus. An X-coordinate address input terminal and a Y-coordinate address input terminal to which bits are input, a data write terminal to which a write signal synchronized with the write signal sent to the data write terminal of the frame buffer is input, and a data write terminal of the frame buffer. a data read terminal to which a read signal different from the read signal sent to the data read terminal is input; a data input terminal to which a modifier bit indicating that a change has been made is input in response to input of the write signal; After the image has been partially changed by partially rewriting the frame buffer, when restoring the image to the original image, the control device performs the frame buffer rewriting operation only for the block where the image has been changed. In response to a readout signal from the control device being input to the data read terminal as a signal indicating the operation, an input signal from the control device to the X coordinate address input terminal and Y coordinate address input terminal 1. A storage device comprising a data output terminal for outputting a modifier bit to a control device for each specified address.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (en) | 1988-08-27 | 1988-08-27 | Memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21341088A JPH0261719A (en) | 1988-08-27 | 1988-08-27 | Memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0261719A JPH0261719A (en) | 1990-03-01 |
| JPH0550013B2 true JPH0550013B2 (en) | 1993-07-27 |
Family
ID=16638768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21341088A Granted JPH0261719A (en) | 1988-08-27 | 1988-08-27 | Memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0261719A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1993017380A1 (en) * | 1992-02-25 | 1993-09-02 | Citizen Watch Co., Ltd. | Liquid crystal display device |
| JP3394067B2 (en) * | 1993-04-13 | 2003-04-07 | 株式会社日立国際電気 | Image generator |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854440A (en) * | 1981-09-28 | 1983-03-31 | Omron Tateisi Electronics Co | Display picture changing device in display device |
| JPS5987562A (en) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | Debugging device |
| JPS59121545A (en) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | Address trap system |
| JPS59229651A (en) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | Device for developing system |
| JPS6041378A (en) * | 1984-07-10 | 1985-03-05 | Matsushita Electric Ind Co Ltd | Television signal processing device |
| JPS61153696A (en) * | 1984-12-27 | 1986-07-12 | 株式会社東芝 | Image memory controller |
| JPS62134686A (en) * | 1985-12-09 | 1987-06-17 | 松下電器産業株式会社 | Display unit |
| JPS62285158A (en) * | 1986-06-03 | 1987-12-11 | Fujitsu Ltd | Address conversion system for picture memory |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63126959U (en) * | 1987-02-10 | 1988-08-19 |
-
1988
- 1988-08-27 JP JP21341088A patent/JPH0261719A/en active Granted
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854440A (en) * | 1981-09-28 | 1983-03-31 | Omron Tateisi Electronics Co | Display picture changing device in display device |
| JPS5987562A (en) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | Debugging device |
| JPS59121545A (en) * | 1982-12-28 | 1984-07-13 | Fujitsu Ltd | Address trap system |
| JPS59229651A (en) * | 1983-06-10 | 1984-12-24 | Hitachi Ltd | Device for developing system |
| JPS6041378A (en) * | 1984-07-10 | 1985-03-05 | Matsushita Electric Ind Co Ltd | Television signal processing device |
| JPS61153696A (en) * | 1984-12-27 | 1986-07-12 | 株式会社東芝 | Image memory controller |
| JPS62134686A (en) * | 1985-12-09 | 1987-06-17 | 松下電器産業株式会社 | Display unit |
| JPS62285158A (en) * | 1986-06-03 | 1987-12-11 | Fujitsu Ltd | Address conversion system for picture memory |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261719A (en) | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63200230A (en) | Graphic display adaptor | |
| JPH0355832B2 (en) | ||
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JPH0550013B2 (en) | ||
| JPS61163383A (en) | Information processor | |
| JPH06149533A (en) | Segment quick plotting system for reducing plotting processing for segment outside display area | |
| JP2954589B2 (en) | Information processing device | |
| JPS6035075B2 (en) | CRT display device | |
| JP2761220B2 (en) | 3D graphic display system | |
| JP2829051B2 (en) | Character display method | |
| JPS58136093A (en) | Display controller | |
| JPH0352105B2 (en) | ||
| JPS60251431A (en) | Memory display device | |
| JPS63142390A (en) | Display device | |
| JPS61109094A (en) | Cursor display unit | |
| JPH0322041A (en) | Real-time tracer | |
| JPS62108285A (en) | Layout display system for document generator | |
| JPH05143054A (en) | Display controller | |
| JPS59119388A (en) | Image memory control system | |
| JPH10334251A (en) | Fast plotting device | |
| JPH0619438A (en) | Memory controller | |
| JPH0721394A (en) | Graphic plotting method | |
| JPS62269192A (en) | Rule generator/eraser | |
| JPS61128287A (en) | Character display control system | |
| JPS6029785A (en) | Memory |