JPS61276176A - デ−タの処理方法 - Google Patents
デ−タの処理方法Info
- Publication number
- JPS61276176A JPS61276176A JP11818785A JP11818785A JPS61276176A JP S61276176 A JPS61276176 A JP S61276176A JP 11818785 A JP11818785 A JP 11818785A JP 11818785 A JP11818785 A JP 11818785A JP S61276176 A JPS61276176 A JP S61276176A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- recorded
- ram
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタルデータが記録されたディスクの再生
装置に用いられるデータ処理方法に関する。
装置に用いられるデータ処理方法に関する。
本発明は、データブロックの前後に夫々同期信号を有し
、且つ各データブロック間にギャップが形成された信号
が記録されたディスクを再生して、再生データの欠陥部
分を検出すると共に、上記データブロックの後部に設け
られた同期信号の位置を検出し、上記データブロックの
ビット長と上記後部の同期信号の位置との差を求め、上
記再生データの上記欠陥部分以降のデータの配列順序を
、上記差に応じた量だけずらせるようにしたデータの処
理方法である。これによってサイクルスリップエラーに
より多量のデータが失われることを軽減することができ
る。
、且つ各データブロック間にギャップが形成された信号
が記録されたディスクを再生して、再生データの欠陥部
分を検出すると共に、上記データブロックの後部に設け
られた同期信号の位置を検出し、上記データブロックの
ビット長と上記後部の同期信号の位置との差を求め、上
記再生データの上記欠陥部分以降のデータの配列順序を
、上記差に応じた量だけずらせるようにしたデータの処
理方法である。これによってサイクルスリップエラーに
より多量のデータが失われることを軽減することができ
る。
ディジタルデータが記録された光ディスクを用いる記録
再生装置においては、一般に再生時にデータの誤り訂正
を行う機能が設けられている。この誤り訂正機能により
一定期間内における信号のドロップアウトやノイズ等に
よる誤りを訂正することができる。
再生装置においては、一般に再生時にデータの誤り訂正
を行う機能が設けられている。この誤り訂正機能により
一定期間内における信号のドロップアウトやノイズ等に
よる誤りを訂正することができる。
コンピュータ等に用いられるディスクの場合は、■フレ
ームのデータブロックの頭の部分に同期信号が記録され
ると共に、データブロックの最後尾と次のデータブロッ
クの同期信号との間に、例えば３バイト分程度の比較的
長いギャップが形成されている。このギャップはディス
クの偏心等による回転変動を吸収するために設けられて
いる。
ームのデータブロックの頭の部分に同期信号が記録され
ると共に、データブロックの最後尾と次のデータブロッ
クの同期信号との間に、例えば３バイト分程度の比較的
長いギャップが形成されている。このギャップはディス
クの偏心等による回転変動を吸収するために設けられて
いる。
上述した誤り訂正機能は、比較的長い時間にわたって連
続するドロップアウトやノイズ等により発生するサイク
ルスリップエラーを訂正することは全く不可能である。
続するドロップアウトやノイズ等により発生するサイク
ルスリップエラーを訂正することは全く不可能である。
サイクルスリップエラーは、長時間にわたってドロップ
アウトやノイズ等が連続することにより、エフレーム期
間に抽出されるクロックの数が規定の数より変化するこ
とによって発生する。即ち、クロック数が変化すると、
再生データが書き込まれるＲＡＭのアドレスが狂い、そ
のフレーム期間の欠陥が生じた部分以降のデータが全て
無効になる。
アウトやノイズ等が連続することにより、エフレーム期
間に抽出されるクロックの数が規定の数より変化するこ
とによって発生する。即ち、クロック数が変化すると、
再生データが書き込まれるＲＡＭのアドレスが狂い、そ
のフレーム期間の欠陥が生じた部分以降のデータが全て
無効になる。
本発明においては、データブロックの両端部に夫々同期
信号が設けられ、且つ各データブロック間にギャップが
形成された信号が記録されたディスクを再生して、再生
データの欠陥部分を検出すると共に、上記データブロッ
クの後部に設けられた同期信号の位置を検出し、上記デ
ータブロックのビット長と上記後部の同期信号との差の
信号を求め、上記再生データの上記欠陥部分以降のデー
タの配列順序を、上記差の信号に応じた量だけずらせる
ようにしている。
信号が設けられ、且つ各データブロック間にギャップが
形成された信号が記録されたディスクを再生して、再生
データの欠陥部分を検出すると共に、上記データブロッ
クの後部に設けられた同期信号の位置を検出し、上記デ
ータブロックのビット長と上記後部の同期信号との差の
信号を求め、上記再生データの上記欠陥部分以降のデー
タの配列順序を、上記差の信号に応じた量だけずらせる
ようにしている。
再生データの欠陥部分以降のサイクルスリップエラーを
補正することができ、エラーにより失われるデータの量
を軽減することができる。
補正することができ、エラーにより失われるデータの量
を軽減することができる。
第２図は本発明に適用し得るディスクに記録されるデー
タフォーマットの実施例を示す。
タフォーマットの実施例を示す。
図において、ｌフレーム分のデータの頭の部分に所定の
ビットパターンを有するａビットの前同期信号ＰＲＤが
記録されると共に１、ｎビットのデータブロックの最後
尾に所定のビットパターンを有するｂビットの後同期信
号ＰＯＤが記録されている。即ち、１フレームのデータ
ブロックはその前と後を二つの同期信号ＰＲＤ、ＰＯＤ
で挟んだ形で記録されている。従って、上記１フレ一ム
期間には再生時に所定数（ｎ個）のクロックが抽出され
る。また後同期信号ＰＯＤと次のデータブロックの前同
期信号ＰＲＤとの間には前述したギャップｇが設けられ
ている。従って、このディスクはコンピュータ等のデー
タ処理装置に適しており、１フレームのデータの処理を
比較的長い時間をかけて行うことができる。
ビットパターンを有するａビットの前同期信号ＰＲＤが
記録されると共に１、ｎビットのデータブロックの最後
尾に所定のビットパターンを有するｂビットの後同期信
号ＰＯＤが記録されている。即ち、１フレームのデータ
ブロックはその前と後を二つの同期信号ＰＲＤ、ＰＯＤ
で挟んだ形で記録されている。従って、上記１フレ一ム
期間には再生時に所定数（ｎ個）のクロックが抽出され
る。また後同期信号ＰＯＤと次のデータブロックの前同
期信号ＰＲＤとの間には前述したギャップｇが設けられ
ている。従って、このディスクはコンピュータ等のデー
タ処理装置に適しており、１フレームのデータの処理を
比較的長い時間をかけて行うことができる。
第１図は上述したデータフォーマットを有するディスク
の再生装置における再生データ処理装置の実施例を示す
。
の再生装置における再生データ処理装置の実施例を示す
。
本実施例においては次の方法によって再生時のサイクル
スリップエラーを訂正するようにしている。
スリップエラーを訂正するようにしている。
（１）、再生信号が書き込まれるＲＡＭのアドレスカウ
ンタを前同期信号ＰＲＤでスタートさせ、後同期信号Ｐ
ＯＤが検出されたときのアドレスと、１フレ一ム期間に
おける所定のクロック数（例えばｎ個）との差を求めこ
れを記憶する。
ンタを前同期信号ＰＲＤでスタートさせ、後同期信号Ｐ
ＯＤが検出されたときのアドレスと、１フレ一ム期間に
おける所定のクロック数（例えばｎ個）との差を求めこ
れを記憶する。
（２）、これと共に再生信号の欠陥が生じたおよその位
置（アドレス）を検出してこれを記憶して置く。
置（アドレス）を検出してこれを記憶して置く。
（３）、上記ＲＡＭの読み出し時に、上記（２）で得ら
れた欠陥が生じた位置までは普通に読み出しを行い、上
記位置以降は、上記（１）で得られた差により読み出し
アドレスを補正しながら読み出しを行う。
れた欠陥が生じた位置までは普通に読み出しを行い、上
記位置以降は、上記（１）で得られた差により読み出し
アドレスを補正しながら読み出しを行う。
以上によれば、データの１フレームを所定のビット長（
クロックｔｌｌ）と成し、且つＲＡＭの各アドレスに対
して正しいデータを配分することができ、サイクルスリ
ップエラーを補正することができる。
クロックｔｌｌ）と成し、且つＲＡＭの各アドレスに対
して正しいデータを配分することができ、サイクルスリ
ップエラーを補正することができる。
次に上記の方法の実施例を第１図と共に説明する。
第１図において、入力端子１にはピックアップ（図示せ
ず）からの再生信号ＲＦが供給される。
ず）からの再生信号ＲＦが供給される。
この信号ＲＦは波形整形回路２で波形整形された後、Ｒ
ＡＭ３に書き込まれると共に、ｂビットシフトレジスタ
４、ａビットシフトレジスタ５に夫々供給される。さら
に信号ＲＦはコンパレータ６及び微分整流回路７に供給
される。上記ＲＡＭ３は書き込みアドレスカウンタ８に
より書き込みが行われる。
ＡＭ３に書き込まれると共に、ｂビットシフトレジスタ
４、ａビットシフトレジスタ５に夫々供給される。さら
に信号ＲＦはコンパレータ６及び微分整流回路７に供給
される。上記ＲＡＭ３は書き込みアドレスカウンタ８に
より書き込みが行われる。
第３図において、同図Ａに示す信号ＲＦに長さｌの欠陥
部分がある場合は、コンパレータ６より同図Ｃに示す出
力信号が得られる。この信号は上記欠陥部分のおよその
位置を検出した信号となる。
部分がある場合は、コンパレータ６より同図Ｃに示す出
力信号が得られる。この信号は上記欠陥部分のおよその
位置を検出した信号となる。
また微分整流回路７の出力は位相比較回路９、ローパス
フィルタ１０及びＶＣＯＩＩから成るＰＬＬ回路１２に
供給される。これによって上記ＶＣｏｉｌより信号ＲＦ
と同期されたクロックＧＫが得られ、このクロックＣＫ
は上記書きこみアドレスカウンタ８を駆動する。
フィルタ１０及びＶＣＯＩＩから成るＰＬＬ回路１２に
供給される。これによって上記ＶＣｏｉｌより信号ＲＦ
と同期されたクロックＧＫが得られ、このクロックＣＫ
は上記書きこみアドレスカウンタ８を駆動する。
信号ＲＦに欠陥がある場合はローパスフィルタ１０より
第２図Ｂに示す出力信号が得られる。この信号をウィン
ドコンパレータ１３に加えることにより、このコンパレ
ータ１３より、欠陥部分のおよその位置を検出した信号
が得られる。
第２図Ｂに示す出力信号が得られる。この信号をウィン
ドコンパレータ１３に加えることにより、このコンパレ
ータ１３より、欠陥部分のおよその位置を検出した信号
が得られる。
上記コンパレータ６．１３から得られる欠陥部分の検出
信号はオアゲート１４に加えられる。尚、欠陥部分の検
出はコンパレータ６のみ又はコンパレータ１３のみで行
ってもよいが、本実施例では検出を確実に行うため両方
で行っている。
信号はオアゲート１４に加えられる。尚、欠陥部分の検
出はコンパレータ６のみ又はコンパレータ１３のみで行
ってもよいが、本実施例では検出を確実に行うため両方
で行っている。
次に上記ａビットシフトレジスタ５の出力は一致回路１
５に加えられて、前同期信号ＰＲＤのパターンと比較さ
れる。両者が一致したとき得られる一致信号は保護内挿
回路１６に加えられて充分に保護内挿された後、上記ア
ドレスカウンタ８．をクリアする。これによってこのカ
ウンタ８はＯからカウンタを開始し、ＲＡＭ３が信号Ｒ
Ｆを書き込む。
５に加えられて、前同期信号ＰＲＤのパターンと比較さ
れる。両者が一致したとき得られる一致信号は保護内挿
回路１６に加えられて充分に保護内挿された後、上記ア
ドレスカウンタ８．をクリアする。これによってこのカ
ウンタ８はＯからカウンタを開始し、ＲＡＭ３が信号Ｒ
Ｆを書き込む。
また上記ｂピントシフトレジスタ４の出力は一致回路１
７に加えられて、後同期信号ＰＯＤのパターンと比較さ
れる。両者が一致したとき得られる一敗信号は保護回路
１８に加えられる。
７に加えられて、後同期信号ＰＯＤのパターンと比較さ
れる。両者が一致したとき得られる一敗信号は保護回路
１８に加えられる。
上記カウンタ８のカウンタ値はＲＡＭ３に与えられると
共に、ウィンド発生回路１９、欠陥位置検出回路２０及
び後同期信号位置検出回路２１等に加えられている。
共に、ウィンド発生回路１９、欠陥位置検出回路２０及
び後同期信号位置検出回路２１等に加えられている。
上記ウィンド発生回路１９は後同期信号ＰＯＤの正規の
位置を中心とする所定巾のウィンド信号を発生して、上
記保護回路１８に加えるもので、ＲＯＭ等により構成さ
れている。上記欠陥位置検出回路２０は上記オアゲート
１４から得られる欠陥部分の検出信号に基いて欠陥の生
じたおよその位置のアドレスを検出するもので、レジス
タにより構成、されている。後同期信号位置検出回路２
１は上記保護回路１８から、得られる一致信号に基いて
信号ＰＯＤの位置のアドレスを検出するもので、レジス
タにより構成されている。
位置を中心とする所定巾のウィンド信号を発生して、上
記保護回路１８に加えるもので、ＲＯＭ等により構成さ
れている。上記欠陥位置検出回路２０は上記オアゲート
１４から得られる欠陥部分の検出信号に基いて欠陥の生
じたおよその位置のアドレスを検出するもので、レジス
タにより構成、されている。後同期信号位置検出回路２
１は上記保護回路１８から、得られる一致信号に基いて
信号ＰＯＤの位置のアドレスを検出するもので、レジス
タにより構成されている。
上記保護回路１８は一致回路１７から得られる一致信号
を保護すると共に、上記ウィンド信号により検出された
上記一致信号を上記位置検出回路２１に送る。これによ
ってこの位置検出回路２１は信号ＰＯＤの位置のアドレ
スを検出する。
を保護すると共に、上記ウィンド信号により検出された
上記一致信号を上記位置検出回路２１に送る。これによ
ってこの位置検出回路２１は信号ＰＯＤの位置のアドレ
スを検出する。
第３図において、−数回路１５で検出された信号ＰＲＤ
に対して、−数回路１７で検出された信号ＰＯＤの位置
が正規の位置にあれば、信号ＰＲＤとＰＯＤとは同図り
に示す関係となる。これに対して信号の欠陥によって、
例えばドロップアウトによりカウンタ８のカウント値が
１フレームの所定値ｎより少なくなった場合は同図已に
示すように信号ＰＯＤは正規の位置に対して一αだけず
れる。またノイズによってカウント値が所定値ｎより増
えた場合は、同図Ｆに示すように信号ＰＯＤは＋αだけ
ずれる。
に対して、−数回路１７で検出された信号ＰＯＤの位置
が正規の位置にあれば、信号ＰＲＤとＰＯＤとは同図り
に示す関係となる。これに対して信号の欠陥によって、
例えばドロップアウトによりカウンタ８のカウント値が
１フレームの所定値ｎより少なくなった場合は同図已に
示すように信号ＰＯＤは正規の位置に対して一αだけず
れる。またノイズによってカウント値が所定値ｎより増
えた場合は、同図Ｆに示すように信号ＰＯＤは＋αだけ
ずれる。
上記位置検出回路２１は第３図り、 Ｅ、 Ｆに示す
ような信号ＰＯＤの位置を検出しそのときのカウンタ８
のカウント値ｍを引き算器２２に送って、所定値ｎとの
差＋α又は−αを求める。
ような信号ＰＯＤの位置を検出しそのときのカウンタ８
のカウント値ｍを引き算器２２に送って、所定値ｎとの
差＋α又は−αを求める。
また上記位置検出回路２０はオアゲー１−１４からの検
出信号に基いて欠陥部分の位置を検出してそのアドレス
を求める。
出信号に基いて欠陥部分の位置を検出してそのアドレス
を求める。
以上によりＲＡＭ３にはｌフレーム分の信号ＲＦが書き
込まれる。このときサイクルスリップエラー等が生じて
いれば、信号ＲＦはエラーが生じたままの形で書き込ま
れている。そしてこのとき位置検出回路２０には欠陥部
分の位置が記憶され、引き算器２２には信号ＰＯＤのず
れ量±αが夫々記憶されている。
込まれる。このときサイクルスリップエラー等が生じて
いれば、信号ＲＦはエラーが生じたままの形で書き込ま
れている。そしてこのとき位置検出回路２０には欠陥部
分の位置が記憶され、引き算器２２には信号ＰＯＤのず
れ量±αが夫々記憶されている。
上述のようにしてＲＡＭ３の書き込みが終了すると、次
に読み出しが開始される。この読み出しはシステムコン
トローラ２３の制御に従って行われ、且つ誤り訂正デコ
ーダ２４によって通常の誤り訂正が行われる。この誤り
訂正と共に本実施例においてはサイクルスリップエラー
も訂正するようにしている。
に読み出しが開始される。この読み出しはシステムコン
トローラ２３の制御に従って行われ、且つ誤り訂正デコ
ーダ２４によって通常の誤り訂正が行われる。この誤り
訂正と共に本実施例においてはサイクルスリップエラー
も訂正するようにしている。
ｎビットの読み出しアドレスカウンタ２５はコントロー
ラ２３の指示に基いてカウントスタートする。クロック
発振器２６は上記カウンタ２５及びコントローラ２３に
クロックを供給する。カウンタ２５のカウント値は３ス
テートバフフア２７に加えられると共に、引き算器２８
を通じて３ステートバツフア２９に加えられ、さらに引
き算器３０にも加えられる。上記バッファ２７．２９は
セレクタスイッチ３１を構成するもので、負入力アンド
ゲート３２及びオアゲー十３３の出力に基いて、何れか
一方のバッファ２７又は２９が選択的にＯＮとなって、
カウンタ出力を通過させるように成されている。
ラ２３の指示に基いてカウントスタートする。クロック
発振器２６は上記カウンタ２５及びコントローラ２３に
クロックを供給する。カウンタ２５のカウント値は３ス
テートバフフア２７に加えられると共に、引き算器２８
を通じて３ステートバツフア２９に加えられ、さらに引
き算器３０にも加えられる。上記バッファ２７．２９は
セレクタスイッチ３１を構成するもので、負入力アンド
ゲート３２及びオアゲー十３３の出力に基いて、何れか
一方のバッファ２７又は２９が選択的にＯＮとなって、
カウンタ出力を通過させるように成されている。
前記引き算器２２で求められた＋α又は−αはゼロ検出
器３４に加えられると共に、上記引き算器２８に加えら
れて、カウンタ２５のカウント値に対してαの補正を行
う。即ち、＋αときはカウント値からαを減じ、−αと
きはカウント値にαを加える補正を行う。ゼロ検出器３
４はαの各ビットとオールゼロとを比較し、α＝０のと
き「１」の出力を上記アンドゲート３２及びオアゲート
３３に加える。
器３４に加えられると共に、上記引き算器２８に加えら
れて、カウンタ２５のカウント値に対してαの補正を行
う。即ち、＋αときはカウント値からαを減じ、−αと
きはカウント値にαを加える補正を行う。ゼロ検出器３
４はαの各ビットとオールゼロとを比較し、α＝０のと
き「１」の出力を上記アンドゲート３２及びオアゲート
３３に加える。
また前記位置検出回路２０に記憶された欠陥部分の位置
のアドレスは引き算器３０に加えられて、カウント値と
比較され、カウント値が上記欠陥位置となったとき、即
ち、ＲＡＭ３に書き込まれた信号ＲＦの欠陥部分が読み
出され始めたときに極性判定回路３５から信号が出力さ
れて、アンドゲート３２及びオアゲート３３に加えられ
る。
のアドレスは引き算器３０に加えられて、カウント値と
比較され、カウント値が上記欠陥位置となったとき、即
ち、ＲＡＭ３に書き込まれた信号ＲＦの欠陥部分が読み
出され始めたときに極性判定回路３５から信号が出力さ
れて、アンドゲート３２及びオアゲート３３に加えられ
る。
上記構成によれば、カウンタ２５の読み出しが開始され
ると、先ずバッファ２７がＯＮとなって、カウント値は
そのままバッファ２７を通じてＲＡＭ３を読み出す。次
に読み出しが信号ＲＦの欠陥部分のアドレスに達すると
上記バッファ２７がＯＦＦとなり、バッファ２９がＯＮ
となる。これによって、ＲＡＭ３はカウンタ２５のカウ
ント値を＋α又は−αで補正した値のアドレスが読み出
される。
ると、先ずバッファ２７がＯＮとなって、カウント値は
そのままバッファ２７を通じてＲＡＭ３を読み出す。次
に読み出しが信号ＲＦの欠陥部分のアドレスに達すると
上記バッファ２７がＯＦＦとなり、バッファ２９がＯＮ
となる。これによって、ＲＡＭ３はカウンタ２５のカウ
ント値を＋α又は−αで補正した値のアドレスが読み出
される。
従って、読み出されたｌフレームの信号は所定のｎビッ
トに成され且つ正しい順序に配列されたデータが得られ
る。尚、上記補正されたカウント値に従って別のＲＡＭ
の正しいアドレスに対応するデータを配列し直すように
してもよい。
トに成され且つ正しい順序に配列されたデータが得られ
る。尚、上記補正されたカウント値に従って別のＲＡＭ
の正しいアドレスに対応するデータを配列し直すように
してもよい。
以上によれば、サイクルスリップエラーによって一度に
多量のデータが失われることを防止することができる。
多量のデータが失われることを防止することができる。
また１フレームのデータブロックの前と後に信号ＰＲＤ
、ＰＯＤを設けているので、エラーによるクロック数の
変化±αの値を精度よく求めることができる。本実施例
においては、位置検出回路２０による信号の欠陥部分の
検出を書き込み時に行っているが、読み出し時における
誤り訂正の際に、信号の欠陥部分において、積符号のＣ
Ｉフラッグが連続して現れるので、これを利用して欠陥
部分の検出を行うようにしてもよい。
、ＰＯＤを設けているので、エラーによるクロック数の
変化±αの値を精度よく求めることができる。本実施例
においては、位置検出回路２０による信号の欠陥部分の
検出を書き込み時に行っているが、読み出し時における
誤り訂正の際に、信号の欠陥部分において、積符号のＣ
Ｉフラッグが連続して現れるので、これを利用して欠陥
部分の検出を行うようにしてもよい。
再往信号の欠陥部分以降に生じたサイクルスリツブエラ
ーによるデータを正規の位置に配列し直すことができ、
これによって一度に多量のデータを失うことを防止する
ことができる。
ーによるデータを正規の位置に配列し直すことができ、
これによって一度に多量のデータを失うことを防止する
ことができる。
第１図は本発明の実施例を示すブロック図、第２図はデ
ータフォーマットの実施例を示す図、第３図は第１図の
タイミングチャートである。 なお図面に用いた符号において、 ３−・−−−−−・・−・・−ＲＡＭ ８・・−・・−−−一一一・・−・−書き込みアドレス
カウンタ２０−へ−−−ｍ−〜−−−−−・欠陥位置検
出回路２１−・−・・・〜−−−−−・後同期信号位置
検出回路２２・−・−−−−−・−−−−一引き算器２
５・−・・−・・−一−−−−−読み出しアドレスカウ
ンタ２ Ｂ−−−−−−−一・−−一−−−引き算器３
１・−・−−−−ｍ−−・−・−・セレクトスイッチで
ある。
ータフォーマットの実施例を示す図、第３図は第１図の
タイミングチャートである。 なお図面に用いた符号において、 ３−・−−−−−・・−・・−ＲＡＭ ８・・−・・−−−一一一・・−・−書き込みアドレス
カウンタ２０−へ−−−ｍ−〜−−−−−・欠陥位置検
出回路２１−・−・・・〜−−−−−・後同期信号位置
検出回路２２・−・−−−−−・−−−−一引き算器２
５・−・・−・・−一−−−−−読み出しアドレスカウ
ンタ２ Ｂ−−−−−−−一・−−一−−−引き算器３
１・−・−−−−ｍ−−・−・−・セレクトスイッチで
ある。
Claims (1)
- 【特許請求の範囲】 所定のビット長を有するデータブロックの前部と後部と
に夫々同期信号が設けられ、且つ各データブロック間に
ギャップが形成された信号が記録されたディスクより再
生されたデータを処理する場合において、 上記再生データの欠陥部分を検出して第１の検出信号を
得、 上記データブロックの後部に設けられた同期信号の位置
を検出して第２の検出信号を得、 上記データプロラグのビット長と上記第２の検出信号と
の差の信号を得、 上記再生データの上記欠陥部分以降のデータの配列順序
を、上記差の信号に応じた量だけずらせるようにしたデ
ータの処理方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11818785A JPS61276176A (ja) | 1985-05-31 | 1985-05-31 | デ−タの処理方法 |
| PCT/JP1986/000260 WO1986007181A1 (en) | 1985-05-31 | 1986-05-22 | Method and apparatus for processing data |
| AU59082/86A AU5908286A (en) | 1985-05-31 | 1986-05-22 | Method and apparatus for processing data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11818785A JPS61276176A (ja) | 1985-05-31 | 1985-05-31 | デ−タの処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276176A true JPS61276176A (ja) | 1986-12-06 |
Family
ID=14730304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11818785A Pending JPS61276176A (ja) | 1985-05-31 | 1985-05-31 | デ−タの処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS61276176A (ja) |
| AU (1) | AU5908286A (ja) |
| WO (1) | WO1986007181A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652004B1 (ko) * | 1999-03-03 | 2006-11-30 | 엘지전자 주식회사 | 오디오 데이터의 에러 정정 장치 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7667912B2 (en) | 2007-07-03 | 2010-02-23 | Seagate Technology Llc | Retry and re-read for write synchronization |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57196629A (en) * | 1981-05-29 | 1982-12-02 | Nippon Hoso Kyokai <Nhk> | Replacing system for error signal |
-
1985
- 1985-05-31 JP JP11818785A patent/JPS61276176A/ja active Pending
-
1986
- 1986-05-22 AU AU59082/86A patent/AU5908286A/en not_active Abandoned
- 1986-05-22 WO PCT/JP1986/000260 patent/WO1986007181A1/ja unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652004B1 (ko) * | 1999-03-03 | 2006-11-30 | 엘지전자 주식회사 | 오디오 데이터의 에러 정정 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU5908286A (en) | 1986-12-24 |
| WO1986007181A1 (en) | 1986-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6412143B2 (ja) | ||
| JPS6133417B2 (ja) | ||
| JPH01166375A (ja) | 同期信号の検出及び保護回路 | |
| JP4618760B2 (ja) | 光ディスク再生装置およびそのデータ再生方法 | |
| JPS6215946B2 (ja) | ||
| JPS61276176A (ja) | デ−タの処理方法 | |
| JP2000293942A (ja) | 光ディスク再生装置 | |
| JP2711352B2 (ja) | 時間情報記録再生装置 | |
| KR100269507B1 (ko) | 디스크 재생 장치 및 신호 처리 회로 | |
| JPH0463579B2 (ja) | ||
| JP3104066B2 (ja) | 誤り訂正装置及び誤り訂正方法 | |
| JP3232563B2 (ja) | 映像再生装置 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPH0863904A (ja) | データ再生装置 | |
| KR100257622B1 (ko) | 데이터복조방법 | |
| JPS6118273B2 (ja) | ||
| JPS6098780A (ja) | 静止画記録再生装置 | |
| JP2615824B2 (ja) | ディジタル・データ再生装置 | |
| JP2703935B2 (ja) | ビデオデータ再生装置 | |
| JPS5990440A (ja) | デ−タ伝送装置 | |
| JP2001155433A (ja) | メモリ書き込み回路 | |
| JPS61129776A (ja) | 記録情報再生装置 | |
| JPH03273572A (ja) | ディジタル信号磁気記録再生装置 | |
| KR19990052150A (ko) | 시간지연 보상회로 | |
| JPH0646485B2 (ja) | デイジタルデ−タ記録再生装置 |