JPS61274397A - 低温焼成セラミツクス基板及びその製造方法 - Google Patents
低温焼成セラミツクス基板及びその製造方法Info
- Publication number
- JPS61274397A JPS61274397A JP60115225A JP11522585A JPS61274397A JP S61274397 A JPS61274397 A JP S61274397A JP 60115225 A JP60115225 A JP 60115225A JP 11522585 A JP11522585 A JP 11522585A JP S61274397 A JPS61274397 A JP S61274397A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- low
- sio
- conductor
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は集積回路等を実装するために使用される低温焼
成セラミックス基板及びその製造方法に関するものであ
る。
成セラミックス基板及びその製造方法に関するものであ
る。
(従来の技術とその問題点)
従来一般的に使用されているW又はMoを導体とするア
ルミナ系の高温焼成多層基板に於ては、アルミナの誘電
率(ε=9.5)が高く、導電抵抗(10〜15mΩ、
10)も高いため2例えば超高速コンピュータのマルチ
チップマザーゼードとして用いる場合、信号伝播遅延時
間が長く、超高速化の障害となっている。
ルミナ系の高温焼成多層基板に於ては、アルミナの誘電
率(ε=9.5)が高く、導電抵抗(10〜15mΩ、
10)も高いため2例えば超高速コンピュータのマルチ
チップマザーゼードとして用いる場合、信号伝播遅延時
間が長く、超高速化の障害となっている。
このために、従来の高温焼成基板に代わるものとして導
通抵抗の低い低温焼成基板の開発が進められており、す
てに−、二発表された例もある。
通抵抗の低い低温焼成基板の開発が進められており、す
てに−、二発表された例もある。
しかし、従来の低温焼成セラミックス基板は多層導体と
して* Ag −Pd r Au r Ni+ Cu等
を用いたものであり、以下に述べるような不具合があり
十分満足の行くものではなかった。
して* Ag −Pd r Au r Ni+ Cu等
を用いたものであり、以下に述べるような不具合があり
十分満足の行くものではなかった。
即ち、Auを導体として多層化した低温焼成基板では、
Auの導通抵抗が2〜3m〜牟と低く、マイグレーシ
ョン性も少いため、これは性能的には優れている。
Auの導通抵抗が2〜3m〜牟と低く、マイグレーシ
ョン性も少いため、これは性能的には優れている。
しかし、 Auは非常に高価であるためAuを導体とし
て用いた低温焼成基板を民生用或は一般産業用に用いる
には経済的に無理があり特殊な用途に限られている。
て用いた低温焼成基板を民生用或は一般産業用に用いる
には経済的に無理があり特殊な用途に限られている。
Cuを導体として多層化した低温焼成基板、では。
製造工程においてCuを酸化させずに(300℃以下)
グリーンテープ中のバインダーを除去する必要があるが
、現在、300℃以下で分解又は酸化除去され、かつグ
リーンテープにした時にテープに強度と可塑性を付与で
きる有機バインダーが存在しないと共に+Cuは空気中
では酸化されるため。
グリーンテープ中のバインダーを除去する必要があるが
、現在、300℃以下で分解又は酸化除去され、かつグ
リーンテープにした時にテープに強度と可塑性を付与で
きる有機バインダーが存在しないと共に+Cuは空気中
では酸化されるため。
還元雰囲気中で焼成しなければならない等の理由から未
だに実用化されていない。
だに実用化されていない。
また、 Agは導通抵抗が2mΩ力と低くこの限りでは
優れた導体である。ところが2通常低温焼成基板として
はガラス系のものが用いられ、かつ湿度下で純粋にAg
はガラス中を容易にマイグレーシラン(拡散)する性質
があシ、湿度下で電圧を印加すると絶縁層の絶縁の劣化
が起る。この現象は特に気孔を有するガラス中で著しる
しい。従って。
優れた導体である。ところが2通常低温焼成基板として
はガラス系のものが用いられ、かつ湿度下で純粋にAg
はガラス中を容易にマイグレーシラン(拡散)する性質
があシ、湿度下で電圧を印加すると絶縁層の絶縁の劣化
が起る。この現象は特に気孔を有するガラス中で著しる
しい。従って。
従来、低温焼成基板においては純度の高いAgは導体と
しては用いられず、 Agの耐マイグレーション性、耐
湿性を改善したAg −Pd導体が一般的に使用されて
いる。
しては用いられず、 Agの耐マイグレーション性、耐
湿性を改善したAg −Pd導体が一般的に使用されて
いる。
しかし、 Pdは比抵抗が非常に高く2例えばAg−2
0wt%Pdの導体抵抗は20mΩ/口と非常に高くな
シ、導通抵抗を低くするという目的を達せられない。
0wt%Pdの導体抵抗は20mΩ/口と非常に高くな
シ、導通抵抗を低くするという目的を達せられない。
更にr Ntを導体として用いた場合+ NlばAg−
20wt%Pd程には導通抵抗は高くはないもののW或
はMoと同様に10〜15 m010と高い。
20wt%Pd程には導通抵抗は高くはないもののW或
はMoと同様に10〜15 m010と高い。
前記した様な理由から、従来の低温焼成セラミック基板
用の導体はいずれも経済上或は性能上の理由等から民生
用或は一般産業用のセラミック基板用として採用するた
めには難があった。
用の導体はいずれも経済上或は性能上の理由等から民生
用或は一般産業用のセラミック基板用として採用するた
めには難があった。
また、従来の低温焼成基板に抵抗を形成する場合、精度
を要しない抵抗を同時焼成により内蔵した例は散見され
るものの、これは抵抗値のバラツキが大きく、実用上の
用途は限定されたものであり、精度の高い抵抗を形成す
る場合、一旦導体付きの焼成基板を形成した後、厚膜法
により市販の抵抗体4−ストを用いて抵抗体を形成し、
レーザートリミングによって抵抗値を調整する。所謂後
付は方法がとられておシ基板の製造工程が複雑となシ、
製造工程の金環化の障害となっていた。
を要しない抵抗を同時焼成により内蔵した例は散見され
るものの、これは抵抗値のバラツキが大きく、実用上の
用途は限定されたものであり、精度の高い抵抗を形成す
る場合、一旦導体付きの焼成基板を形成した後、厚膜法
により市販の抵抗体4−ストを用いて抵抗体を形成し、
レーザートリミングによって抵抗値を調整する。所謂後
付は方法がとられておシ基板の製造工程が複雑となシ、
製造工程の金環化の障害となっていた。
(発明の目的)
本発明の目的は、導通抵抗の小さいAgを導体して用い
、かつ気中でも焼成可能な低温焼成可能なセラミックス
基板及びその製造方法を提供すること。
、かつ気中でも焼成可能な低温焼成可能なセラミックス
基板及びその製造方法を提供すること。
また2本発明の他の目的は、多層導体と高精度の内蔵抵
抗とを同時に一体焼成可能な低温焼成セラミックス基板
の製造方法を提供することにある。
抗とを同時に一体焼成可能な低温焼成セラミックス基板
の製造方法を提供することにある。
(発明の構成)
本発明によれば、セラミックス基板をCaO−Al2O
3−SiO2系r CaO−Al2O3−5t02−
B2O3系。
3−SiO2系r CaO−Al2O3−5t02−
B2O3系。
MgO−Al2O3−SiO2−B203系及びCaO
−MgO−Al2O3−SiO2− B2O5系の群か
ら選ばれ1重量%でMo:10〜55wt%、Al2O
3:0〜30wt%。
−MgO−Al2O3−SiO2− B2O5系の群か
ら選ばれ1重量%でMo:10〜55wt%、Al2O
3:0〜30wt%。
SiO2 : 45〜70 wt% e B2O3:
O〜30 wt%D (ただし、 4ker : CaO、MgO)からなる
ガラス粉末とアルミナ粉末とからなシ、その比が重量%
でガラス粉末が55〜65 wt%で残部がアルミナ粉
末とからなる組成を出発原料とし、セラミックスのテー
プ作成工程と、この工程で作成したテープに導通抵抗が
10mΩ/口以下のAgを主体とする導体を配設し、前
記テープと同じ組成の絶縁イーストを介して多層化する
工程と、多層化した成形体の最外層部に導通抵抗が10
mΩ10以上望ましくは20mΩ10以上の耐マイグレ
ーション性に優れたAg −Pdを主体とする導体を形
成する工程と、前記工程により成形した生成形体を80
0〜1,000℃の低温で一体焼成するセラミックス基
板の製造方法が得られる。
O〜30 wt%D (ただし、 4ker : CaO、MgO)からなる
ガラス粉末とアルミナ粉末とからなシ、その比が重量%
でガラス粉末が55〜65 wt%で残部がアルミナ粉
末とからなる組成を出発原料とし、セラミックスのテー
プ作成工程と、この工程で作成したテープに導通抵抗が
10mΩ/口以下のAgを主体とする導体を配設し、前
記テープと同じ組成の絶縁イーストを介して多層化する
工程と、多層化した成形体の最外層部に導通抵抗が10
mΩ10以上望ましくは20mΩ10以上の耐マイグレ
ーション性に優れたAg −Pdを主体とする導体を形
成する工程と、前記工程により成形した生成形体を80
0〜1,000℃の低温で一体焼成するセラミックス基
板の製造方法が得られる。
また2本発明では、前記した組成のセラミックスを出発
原料として得られたセラミックス基板は。
原料として得られたセラミックス基板は。
重量%でMo : 5〜35゜75 wt% # Al
2O3 : 35〜を有している。
2O3 : 35〜を有している。
更に、抵抗を内蔵する場合、生成形体の最外要部直下に
薄い印刷絶縁層を介して抵抗を内蔵して一体成形する工
程と一体焼成したセラミックス基板の絶縁層上部から抵
抗のレーザートリミングを行なう工程を付加して高精度
の内蔵抵抗の一体焼成を可能にしている。
薄い印刷絶縁層を介して抵抗を内蔵して一体成形する工
程と一体焼成したセラミックス基板の絶縁層上部から抵
抗のレーザートリミングを行なう工程を付加して高精度
の内蔵抵抗の一体焼成を可能にしている。
以下余日
(実施例)
以下1図面を参照して本発明を説明する。
第1図を参照すると2本発明の一実施例に係る低温焼成
セラミックス基板が示されている。
セラミックス基板が示されている。
まず、第1図を参照して印刷法による製造方法について
説明する。
説明する。
本発明の低温焼成セラミ、クスの材料はガラスとアルミ
ナ粉末の混合物で、ガラスとしては。
ナ粉末の混合物で、ガラスとしては。
CaO−Al2O5−5t02系、 CaO−Al2O
5−5t02−B203系、 MgO−Al2O5−S
iO2− B2O3或はCaO−MgO−Al2O5−
SiO2系のガラスを用いる。
5−5t02−B203系、 MgO−Al2O5−S
iO2− B2O3或はCaO−MgO−Al2O5−
SiO2系のガラスを用いる。
その出発原料の組成(重量%)は次の通シである。
Mo : 10〜55 wt%r Al2O3:
O〜30 wt%ただし、 446 : CaO、M
gOそして、不純物としてNa2O+ K2O: 0〜
5 wt%その他の酸化物を0〜10 vrt%含んで
も良い。
O〜30 wt%ただし、 446 : CaO、M
gOそして、不純物としてNa2O+ K2O: 0〜
5 wt%その他の酸化物を0〜10 vrt%含んで
も良い。
上記の組成を有するガラス粉末50〜65 wt%と残
部のアルミナ粉末からなる混合物をグリーンテープ及び
絶縁層用ペースト材料として用いて以下に述べる工程に
より製造する。
部のアルミナ粉末からなる混合物をグリーンテープ及び
絶縁層用ペースト材料として用いて以下に述べる工程に
より製造する。
第1工程:ベースとなるグリーンテープ上に導通抵抗の
小さい導体層を形成する工程 前記した組成を有するガラス粉末とアルミナ粉末の混合
物を用いて通常の方法により、スルーホール2を有する
700μm厚のグリーンテープ1を作成し、これに導通
抵抗が3mΩhのAg導体3を印刷し乾燥する。
小さい導体層を形成する工程 前記した組成を有するガラス粉末とアルミナ粉末の混合
物を用いて通常の方法により、スルーホール2を有する
700μm厚のグリーンテープ1を作成し、これに導通
抵抗が3mΩhのAg導体3を印刷し乾燥する。
続いてグリーンチーf1と略同じ組成を有する絶縁層ペ
ーストを用いてピアホール5を有する絶縁層4を印刷し
、乾燥してHC−1層を形成する。
ーストを用いてピアホール5を有する絶縁層4を印刷し
、乾燥してHC−1層を形成する。
同様にして印刷積層法によってHC−2)HC−3゜H
C−4、HC−5及びHC−6層を形成する。
C−4、HC−5及びHC−6層を形成する。
第2工程:最上層部に部品搭載を主目的とした耐マイグ
レーション性、耐環境性に優れた導体層を形成する工程 第1工程で成形した成形体の最外層部にAg−Pd系の
導体62例えばAg −20w、t%Pdで面抵抗(導
通抵抗) 20 mO/口〜30mΩ/口の導体を印刷
し、乾燥して形成し、この電極間にRuO7を主体とす
る抵抗ペーストを用い抵抗体7を印刷し、乾燥して形成
する。
レーション性、耐環境性に優れた導体層を形成する工程 第1工程で成形した成形体の最外層部にAg−Pd系の
導体62例えばAg −20w、t%Pdで面抵抗(導
通抵抗) 20 mO/口〜30mΩ/口の導体を印刷
し、乾燥して形成し、この電極間にRuO7を主体とす
る抵抗ペーストを用い抵抗体7を印刷し、乾燥して形成
する。
この抵抗体7に絶縁層を被覆し、抵抗体集積面R1層8
を形成する。
を形成する。
第3工程:ターミナル電極を形成する工程前述した一体
化した印刷乾燥積層体の側面にAg −Pd系導体9を
印刷し、乾燥して、上部又は側面に出た端子電極(9)
を積層体の下面に引出す。
化した印刷乾燥積層体の側面にAg −Pd系導体9を
印刷し、乾燥して、上部又は側面に出た端子電極(9)
を積層体の下面に引出す。
第4工程ニ一体焼成する工程
前記の工程を経lで成形した生成形体、即ち。
生状態の導体積層体、抵抗内蔵積層体を900℃の温度
で焼成する。
で焼成する。
第5工程:抵抗体のレーザートリミングを行なう工程
焼成後のセラミックス基板に絶縁層を介して内蔵されて
いる抵抗体7の抵抗値を調整するためのレーザートリミ
ングを行なう。
いる抵抗体7の抵抗値を調整するためのレーザートリミ
ングを行なう。
次に、第2図を参照して熱間圧着法による製造方法の概
略を説明する。
略を説明する。
前述したと同様の組成を有するグリーンシートを第2図
に示す如く所望寸法に切断して成形した3枚のシー)
10a、10b、10cを用意し、 VLSI用のプラ
グイン型パッケージモデルを作成する。゛第1シー)1
0aには外部接続用ピンを植設するためのスルーホール
11が設けられておシ、スルーホール内導体として第2
シー)10b側からAg導体を印刷法により施し、第2
シー)10bの反対側からAg −Pd導体を印刷法だ
よって施す。
に示す如く所望寸法に切断して成形した3枚のシー)
10a、10b、10cを用意し、 VLSI用のプラ
グイン型パッケージモデルを作成する。゛第1シー)1
0aには外部接続用ピンを植設するためのスルーホール
11が設けられておシ、スルーホール内導体として第2
シー)10b側からAg導体を印刷法により施し、第2
シー)10bの反対側からAg −Pd導体を印刷法だ
よって施す。
このAg −Pd導体は外部接続用ピン(図示せず)を
半田付するための導体である。
半田付するための導体である。
また、第2シー)10bにはビヤホール12を設け、こ
の第2シート10bにはビヤホール12内、第3シー)
10e側の導体配線及び前記第1シート10&のスルー
ホール11に設けた導体との接続が十分になされるよう
にAgペーストを印刷すると共に、中央部には図示しな
いシリコンチップを載置する凹部形成用の角孔13を形
成する。
の第2シート10bにはビヤホール12内、第3シー)
10e側の導体配線及び前記第1シート10&のスルー
ホール11に設けた導体との接続が十分になされるよう
にAgペーストを印刷すると共に、中央部には図示しな
いシリコンチップを載置する凹部形成用の角孔13を形
成する。
更に、第3シー)10cの中央部には、前記第2シー)
10bの角孔13よりやや大きい角孔14を設ける。
10bの角孔13よりやや大きい角孔14を設ける。
このようにして形成した第1〜第3シー) 10a・1
0b・10cの3枚のシートを公知の熱圧着法にょ多積
層して900℃で焼成する。
0b・10cの3枚のシートを公知の熱圧着法にょ多積
層して900℃で焼成する。
〜35.75 wt%* Al2O3 : 35〜65
wt% p SiO2:22)5〜45.5 wt
’It * 8203 : O〜19.5 wt%ただ
O し、 4M: CaO、MgO、であった。
wt% p SiO2:22)5〜45.5 wt
’It * 8203 : O〜19.5 wt%ただ
O し、 4M: CaO、MgO、であった。
次に本発明による低温焼成セラミックス基板の特性rつ
いて従来のセラミックス基板と比較しながら説明する。
いて従来のセラミックス基板と比較しながら説明する。
第1表は前記した本発明のガラス組成及びガラスとアル
ミナとの混合割合の異なる5例の絶縁特性を従来例と比
較して現わしたものである。
ミナとの混合割合の異なる5例の絶縁特性を従来例と比
較して現わしたものである。
以下余白
また、第3図は65℃湿度95チの高温、高湿にさらし
た時間と絶縁抵抗との関係、同じく第4図は絶縁耐圧と
の関係を示すもので、第5図に示す製造工程により製造
した本発明の低温同時焼成セラミックス基板(a)と、
比較例として導体にAg −Pdを使用した市販のHI
C多層基板(c)及び本発明と同じ材料を絶縁層とし、
Ag100%を導体として使用した導体層をアルミナ基
板上に形成し絶縁層と導体を同時焼成して得た多層基板
(d)について測定した測定結果を示すものである。
た時間と絶縁抵抗との関係、同じく第4図は絶縁耐圧と
の関係を示すもので、第5図に示す製造工程により製造
した本発明の低温同時焼成セラミックス基板(a)と、
比較例として導体にAg −Pdを使用した市販のHI
C多層基板(c)及び本発明と同じ材料を絶縁層とし、
Ag100%を導体として使用した導体層をアルミナ基
板上に形成し絶縁層と導体を同時焼成して得た多層基板
(d)について測定した測定結果を示すものである。
なお、この測定に使用した導体ノやターンはいずれも第
6図に示す様なパターンを使用し、基板の構成は導体2
層、絶縁層1層のものを使用し、絶縁層の厚さは焼成後
301tmになるように成形した。
6図に示す様なパターンを使用し、基板の構成は導体2
層、絶縁層1層のものを使用し、絶縁層の厚さは焼成後
301tmになるように成形した。
また、この測定に使用した本発明の低温焼成セラミック
ス基板(、)については表面導体層にもAg100チの
導体を使用した。
ス基板(、)については表面導体層にもAg100チの
導体を使用した。
以上の測定結果から明らかな通り、第5図(a)、(b
)の工程により製造した本発明の低温焼成セラミックス
多層基板は内部導体にAg 100 %の導体を使用し
ているにもかかわらず、第6図(c)の工程により製造
した従来のHIC多層基板に比較して眉間絶縁抵抗及び
絶縁耐圧共に非常に良好な結果が得られた。
)の工程により製造した本発明の低温焼成セラミックス
多層基板は内部導体にAg 100 %の導体を使用し
ているにもかかわらず、第6図(c)の工程により製造
した従来のHIC多層基板に比較して眉間絶縁抵抗及び
絶縁耐圧共に非常に良好な結果が得られた。
また、第5図(a)の工程により製造した多層基板は、
前記した第5図(c)の製造工程により製造した従来の
HIC多層基板が絶縁性を向上させるために導体や絶縁
層を何回にも分けて焼成していたものを一回の焼成で済
むように簡略化したものであるが、導体にAg 100
%を使用しているにもかかわらすe Ag −Pd導
体を使用した従来のHIC多層基板と同等若しくは、そ
れ以上の絶縁特性を示した。
前記した第5図(c)の製造工程により製造した従来の
HIC多層基板が絶縁性を向上させるために導体や絶縁
層を何回にも分けて焼成していたものを一回の焼成で済
むように簡略化したものであるが、導体にAg 100
%を使用しているにもかかわらすe Ag −Pd導
体を使用した従来のHIC多層基板と同等若しくは、そ
れ以上の絶縁特性を示した。
これは絶縁層材料に本発明の低温焼成用セラミックス基
板に使用したものと同じ材料を使用しているためと判断
される。
板に使用したものと同じ材料を使用しているためと判断
される。
更に2本発明の低温焼成セラミックス基板には面抵抗で
表わされる広い範囲の抵抗値で良好な温度特性を持つ抵
抗体を基板内部に基板と同時焼成によって成形すること
ができる。
表わされる広い範囲の抵抗値で良好な温度特性を持つ抵
抗体を基板内部に基板と同時焼成によって成形すること
ができる。
抵抗体としては、ガラス−RuO□系、f!シラスBi
2Ru207系或はpb2− Ru2O3系等aノイロ
クロア型化合物からなるものを用い、ガラスの割合を変
えることによって、任意の抵抗値を得ることができる。
2Ru207系或はpb2− Ru2O3系等aノイロ
クロア型化合物からなるものを用い、ガラスの割合を変
えることによって、任意の抵抗値を得ることができる。
また、抵抗値の温度係数の調整を目的としてMnO2,
5b203或はFe2O3等の酸化物やAg、Pt或は
Auの様な金属を0〜20 wt%添加する。
5b203或はFe2O3等の酸化物やAg、Pt或は
Auの様な金属を0〜20 wt%添加する。
これらの抵抗体を低温焼成セラミックス基板と同時焼成
するためには焼成過程での抵抗体と基板材料の収縮の不
一致や抵抗体に使用するガラスと基板材料に使用するガ
ラスの間に生じる成分の拡散や反応のような化学変化に
よって生じるソリやブクを発生させないために本発明で
は、抵抗体に使用するガラスは基板材料に使用する組成
範囲のガラスを使用する。
するためには焼成過程での抵抗体と基板材料の収縮の不
一致や抵抗体に使用するガラスと基板材料に使用するガ
ラスの間に生じる成分の拡散や反応のような化学変化に
よって生じるソリやブクを発生させないために本発明で
は、抵抗体に使用するガラスは基板材料に使用する組成
範囲のガラスを使用する。
即ち、抵抗体に使用するガラスの組成範囲はMO=10
〜55wtチ、Al2O3:O〜30wtqIJ。
〜55wtチ、Al2O3:O〜30wtqIJ。
SiO2 : 45〜70 wt9J及びB2O3:O
〜30會t%。
〜30會t%。
D
ただし、41%+e−: CaO、MgOで、望ましく
は基板材料に使用するガラスと抵抗体に使用するガラス
は全く同一の組成のものが良い。
は基板材料に使用するガラスと抵抗体に使用するガラス
は全く同一の組成のものが良い。
また、抵抗体、特にガラスの割合の大きい抵抗体から基
板へのガラスの移動を防ぐためにアルミナを添加する。
板へのガラスの移動を防ぐためにアルミナを添加する。
アルミナの添加割合はRuO2mBl 2Ru207或
はPb2Ru2O6のようなi’?イロクロア型化合物
とれ合計量が35〜60wt%であることが望ましく、
更に、温度特性の調整剤を0〜10wt%添加する。
はPb2Ru2O6のようなi’?イロクロア型化合物
とれ合計量が35〜60wt%であることが望ましく、
更に、温度特性の調整剤を0〜10wt%添加する。
しかるに、基板材料のガラス量と抵抗体のガラス量が略
等しくなシ、ガラスは相互に移動することはなく、抵抗
値は安定する。
等しくなシ、ガラスは相互に移動することはなく、抵抗
値は安定する。
また鉛系ガラスを使用した場合、焼成の過程で還元雰囲
気にさらされるとガラス中のpboが還元されるため抵
抗値が安定しないが2本発明では。
気にさらされるとガラス中のpboが還元されるため抵
抗値が安定しないが2本発明では。
抵抗体に使用するガラスもpboを含まないため。
pboの還元による抵抗値の変化もない。
低温焼成セラミックス基板では、゛焼成前のグリ
−一ンシートICバインダーや可塑剤として多量の有機
物を含むので、これらの有機物が焼成の過程で燃焼する
際、基板内部が還元雰囲気になるので。
−一ンシートICバインダーや可塑剤として多量の有機
物を含むので、これらの有機物が焼成の過程で燃焼する
際、基板内部が還元雰囲気になるので。
安定な抵抗値を持つ抵抗体を得るためにはpboを含ま
ないガラスを使用することが特に重要である。
ないガラスを使用することが特に重要である。
なお1本発明の抵抗体はペーストとして使用するのが好
ましく、抵抗体材料とエチルセルロース・アセチルセル
ロース或はアクリル樹脂等の有機重合物及びテルピネオ
ール、カルピトール或はアセテート等の溶剤を所定量混
合して得る。
ましく、抵抗体材料とエチルセルロース・アセチルセル
ロース或はアクリル樹脂等の有機重合物及びテルピネオ
ール、カルピトール或はアセテート等の溶剤を所定量混
合して得る。
第2表は本発明による抵抗体の組成と抵抗値との関係を
示すものである。
示すものである。
以下余日
また、第7図は2本発明による抵抗体(X)と比較例と
して鉛系ガラスを使用して市販の抵抗体2種(y−z)
をアルミナ基板上で焼成した抵抗体について焼成雰囲気
(0□、N2)と抵抗値の変化を測定したものである。
して鉛系ガラスを使用して市販の抵抗体2種(y−z)
をアルミナ基板上で焼成した抵抗体について焼成雰囲気
(0□、N2)と抵抗値の変化を測定したものである。
この測定結果から明らかな様に1本発明の抵抗体(X)
の抵抗値は02 r N2の濃度に関係なく殆んど一定
しているが比較例の抵抗体(y−z)はいずれも02濃
度が低い時には高い抵抗値を示し、02濃度が高くなる
につけて抵抗値が低下して安定していない。
の抵抗値は02 r N2の濃度に関係なく殆んど一定
しているが比較例の抵抗体(y−z)はいずれも02濃
度が低い時には高い抵抗値を示し、02濃度が高くなる
につけて抵抗値が低下して安定していない。
上述した様に1本発明の抵抗体の内蔵抵抗は安定してお
り抵抗値のバラツキは小さいが、更に高精度の抵抗体が
要求される場合には1表面層の次の第2層に抵抗体を形
成すればレーザートリミングにより更に高精度の抵抗体
を得ることができる。
り抵抗値のバラツキは小さいが、更に高精度の抵抗体が
要求される場合には1表面層の次の第2層に抵抗体を形
成すればレーザートリミングにより更に高精度の抵抗体
を得ることができる。
これは2本発明に使用した材料が焼成後、アルミナ粒子
、ガラスとアルミナとの反応及びガラスの成分による結
晶化により生成するアノーサイトやコージェライトの結
晶質部分及びマトリックスを形成するガラス部分の3相
の構造を持ち、この構成のガラスがレーザートリミング
を可能にしているからである。
、ガラスとアルミナとの反応及びガラスの成分による結
晶化により生成するアノーサイトやコージェライトの結
晶質部分及びマトリックスを形成するガラス部分の3相
の構造を持ち、この構成のガラスがレーザートリミング
を可能にしているからである。
また、レーで一トリミングを容易て行なわせるために表
面層に接する絶縁層に限シアルミナの割合を20wt%
まで下げても良い。この時、基板全体のアルミナを35
wt%以下にすることは基板の強度上望ましくない。
面層に接する絶縁層に限シアルミナの割合を20wt%
まで下げても良い。この時、基板全体のアルミナを35
wt%以下にすることは基板の強度上望ましくない。
また、ガラス成分にCr2O3r Coo t Fe2
O3或はNiO等の着色成分を添加してレーザー光の吸
収効率を上げればレーザートリミングを更に容易て行な
える。
O3或はNiO等の着色成分を添加してレーザー光の吸
収効率を上げればレーザートリミングを更に容易て行な
える。
なお、この場合1表面層にレーデ−トリミングする面積
だけ第2層の抵抗体のためて空ける必要があるが表面層
に電極及び抵抗体を形成するよりは大幅に高密度実装化
を図ることができる。
だけ第2層の抵抗体のためて空ける必要があるが表面層
に電極及び抵抗体を形成するよりは大幅に高密度実装化
を図ることができる。
第8図は本発明の内蔵抵抗をレーザートリミングした基
板の拡大写−真である。
板の拡大写−真である。
本発明は低温焼成ピングリッドアレイ(pGA)或は低
温焼成チップキャリヤー、サーマルヘッド基板等にも適
用できる。
温焼成チップキャリヤー、サーマルヘッド基板等にも適
用できる。
第9図を参照して低温焼成PGAに実施した実施例fつ
いて説明する。
いて説明する。
まず、低温焼成基板用テープ上にI10ピンP1とLS
Iチップとのインターコネクション用パターン(図示せ
ず)をAgを主体とする導体ペーストC1を厚膜印刷法
により形成する。
Iチップとのインターコネクション用パターン(図示せ
ず)をAgを主体とする導体ペーストC1を厚膜印刷法
により形成する。
また、もう一枚の低温焼成基板用テープT2上にLSI
チップのダイデンプングツ母ッド(図示せず)をAu又
はAg −Pd厚膜ペーストにより形成する。
チップのダイデンプングツ母ッド(図示せず)をAu又
はAg −Pd厚膜ペーストにより形成する。
前記のパターンを形成したテープT1に必要に応じてス
ルーホールS2を形成したグリーンテープT2を熱間圧
着法により圧着して積層化する。
ルーホールS2を形成したグリーンテープT2を熱間圧
着法により圧着して積層化する。
次に、テープT1の下面にリードロウ付部を形成し、こ
の積層体を大気中900℃で焼成して208ピンのビン
グリッドアレー(PGA )用セラミック積層基板を製
作した。更に、42合金(Ni−Co−Fe)、 42
6合金(Ni −Co−Cr−Fe )或いはステンレ
ス(Ni −Cr−Fe )製のI10ピンP1をリー
ドロー付部に接着した。このとき、ピンP1にはAgメ
ッキを施すことができる。
の積層体を大気中900℃で焼成して208ピンのビン
グリッドアレー(PGA )用セラミック積層基板を製
作した。更に、42合金(Ni−Co−Fe)、 42
6合金(Ni −Co−Cr−Fe )或いはステンレ
ス(Ni −Cr−Fe )製のI10ピンP1をリー
ドロー付部に接着した。このとき、ピンP1にはAgメ
ッキを施すことができる。
したがって2以上の工程により製作しだPGAは従来の
アルミナ−W系のPGAに比較して低コスト化が可能で
ある。
アルミナ−W系のPGAに比較して低コスト化が可能で
ある。
次に第10図を参照して低温焼成チップキャリーに実施
した実施例を説明する。
した実施例を説明する。
まず、低温焼成基板用グリーンテープT1にAu又はA
gを主体とする導体C1を厚膜印刷法により形成し、併
せて、LSIチップのダイデングパットC2をAu又は
Ag −Pd厚厚膜−ストにより形成する。
gを主体とする導体C1を厚膜印刷法により形成し、併
せて、LSIチップのダイデングパットC2をAu又は
Ag −Pd厚厚膜−ストにより形成する。
前記の・ぐターンを形成したテープT1上にグリーンテ
ープT2を熱間圧着法により積層して積層体を成形する
。
ープT2を熱間圧着法により積層して積層体を成形する
。
積層後、側面電極C3をAg又はAg −Pd厚膜によ
り形成する。
り形成する。
前記の工程により成形した積層体を気中900℃で焼成
して48ピンのチップキャリヤを作成した。
して48ピンのチップキャリヤを作成した。
本実施例によるチップキャリヤーは従来のアルミナ−W
系で製作したチップキャリヤーに比較してメッキ工程が
不要となシ、電気メッキ用の引出し線のだめのデッドス
ペースも必要としない。
系で製作したチップキャリヤーに比較してメッキ工程が
不要となシ、電気メッキ用の引出し線のだめのデッドス
ペースも必要としない。
従って、大型(200wO’ )で平坦な基板が得られ
るため、多面取りが可能となシ、工程の短縮並びに大幅
なコスト低減が可能となる。
るため、多面取りが可能となシ、工程の短縮並びに大幅
なコスト低減が可能となる。
(発明の効果)
本発明によれば、導通抵抗の低く比較的安価なAgを基
板内層に用いることが可能となり、民生用或は一般産業
用にも適用可能な高精能セラミックス基板の提供が可能
である。
板内層に用いることが可能となり、民生用或は一般産業
用にも適用可能な高精能セラミックス基板の提供が可能
である。
また2本発明の低温焼成セラミックス基板は気中でも焼
成可能であるから製作も容易に行える。
成可能であるから製作も容易に行える。
更に、高精度抵抗を内蔵して一体成形が可能であるから
製作工程の短縮が可能であると共に実装密度も高めるこ
とができる等の効果を有する。
製作工程の短縮が可能であると共に実装密度も高めるこ
とができる等の効果を有する。
第1図は本発明の低温焼成セラミックス基板の一例を示
す断面図、第2図は同地の例を示す分解斜視図、第3図
は2時間−絶縁抵抗線図、第4図は1時間−耐圧線図、
第5図は1本発明及び従来のセラミックス基板の製造工
程図、第6図は絶縁特性評価のための導体・ぐターンの
一例を示す図。 第7図は抵抗値−雰囲気線図、第8図は抵抗体のレザー
トリミング断面写真、第9図は本発明を低温焼成PGA
に実施した一例を示す断面図、第10図は同低温焼成チ
ップキャリヤに実施した一例を示す断面図である。 第1図 第2図 絶11&を抗Ω 慣 絶誇耐圧にV 第5図 第6図 $9図 $10図 第7図 N2 ”11M ■シ 2. C10’!0
5’s 15υ 1
3第8図 0抵a、 IK品/口 手続補正8(方式) %式% 1、事件の表示 昭和ω年特許願第115225号 2)発明の名称 低温焼成セラミックス基板及び その製造方法 3、補正をする者 事件との関係 特許出願人 4、代理人 〒105 住所 東京都港区西新橋1丁目4番10号5、補正命令
の日付 6、補正の対象 1)明細書の図面の簡単な説明の欄 2)図面(第8図) 7、補正の内容 1)明細書の第あ頁5行目「断面写真」とあるを「断面
図」と訂正する。 2)第8図を別紙のとおシ訂正する。 第8図 W O抵抗 IKΩ/口
す断面図、第2図は同地の例を示す分解斜視図、第3図
は2時間−絶縁抵抗線図、第4図は1時間−耐圧線図、
第5図は1本発明及び従来のセラミックス基板の製造工
程図、第6図は絶縁特性評価のための導体・ぐターンの
一例を示す図。 第7図は抵抗値−雰囲気線図、第8図は抵抗体のレザー
トリミング断面写真、第9図は本発明を低温焼成PGA
に実施した一例を示す断面図、第10図は同低温焼成チ
ップキャリヤに実施した一例を示す断面図である。 第1図 第2図 絶11&を抗Ω 慣 絶誇耐圧にV 第5図 第6図 $9図 $10図 第7図 N2 ”11M ■シ 2. C10’!0
5’s 15υ 1
3第8図 0抵a、 IK品/口 手続補正8(方式) %式% 1、事件の表示 昭和ω年特許願第115225号 2)発明の名称 低温焼成セラミックス基板及び その製造方法 3、補正をする者 事件との関係 特許出願人 4、代理人 〒105 住所 東京都港区西新橋1丁目4番10号5、補正命令
の日付 6、補正の対象 1)明細書の図面の簡単な説明の欄 2)図面(第8図) 7、補正の内容 1)明細書の第あ頁5行目「断面写真」とあるを「断面
図」と訂正する。 2)第8図を別紙のとおシ訂正する。 第8図 W O抵抗 IKΩ/口
Claims (1)
- 【特許請求の範囲】 1)800〜1,000℃の低温で焼成可能なセラミッ
クス基板に於て、セラミックス基板の内部にAgを主体
とする導体を配設し、表面には、Ag−Pdを主体とし
、導通抵抗が前記導体より低い耐マイグレーション性の
優れた導体を配設したことを特徴とする低温焼成セラミ
ックス基板。 2)特許請求の範囲第1項において、セラミックス基板
がCaO−Al_2O_3−SiO_2系、CaO−A
l_2O_3−SiO_2−B_2O_3系、MgO−
Al_2O_3−SiO_2−B_2O_2系及びCa
O−MgO−Al_2O_3−SiO_2−B_2O_
3系の群から選択された組成を有し、前記組成は重量%
でMo:5〜35.75wt%、Al_2O_3:35
〜65wt%、SiO_2:22.5〜45.5wt%
、B_2O_3:0〜19.5wt%(ただし、MO:
CaO、MgO)からなる低温焼成セラミックス基板。 3)セラミックスのテープ作成工程と、この工程で作成
したテープに導通抵抗が10mΩ/□以下のAgを主体
とする導体を配設し、前記テープと同じ組成の絶縁ペー
ストを介して多層化する工程と、多層化した成形体の最
外層部に導通抵抗が20mΩ/□以上の耐マイグレーシ
ョン性に優れたAg−Pdを主体とする導体を形成する
工程と、前記工程により成形した生成形体を800〜1
,000℃で一体焼成する工程とよりなる低温焼成セラ
ミックス基板の製造方法。 4)特許請求の範囲第3項において、セラミックス基板
がCaO−Al_2O_3−SiO_2系、CaO−A
l_2O_3−SiO_2−B_2O_3系、MgO−
Al_2O_3−SiO_2−B_2O_3系及びCa
O−MgO−Al_2O_3−SiO_2−B_2O_
3系の群から選択され、重量%でMo:10〜55wt
%、Al_2O_3:0〜30wt%、SiO_2:4
5〜70wt%、B_2O_3:0〜30wt%、(た
だし、Mo:CaO、MgO)からなるガラス粉末とア
ルミナ粉末とを含み、その比が重量%でガラス粉末が5
0〜65wt%で残部がアルミナ粉末とからなる組成を
出発原料とする低温焼成セラミックス基板の製造方法。 5)特許請求の範囲第3項において、生成形体の最外層
部直下に薄い印刷絶縁層を介して抵抗を内蔵して一体焼
成する工程と、一体焼成したセラミックス基板の絶縁層
上部から抵抗のレーザートリミングを行なう工程よりな
る低温焼成セラミックス基板の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60115225A JPS61274397A (ja) | 1985-05-30 | 1985-05-30 | 低温焼成セラミツクス基板及びその製造方法 |
GB08513777A GB2162167B (en) | 1984-06-01 | 1985-05-31 | Ceramic substrate material |
US06/740,184 US4650923A (en) | 1984-06-01 | 1985-05-31 | Ceramic article having a high moisture proof |
JP3149203A JPH0691319B2 (ja) | 1985-05-30 | 1991-05-27 | 低温焼成セラミックス基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60115225A JPS61274397A (ja) | 1985-05-30 | 1985-05-30 | 低温焼成セラミツクス基板及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3149203A Division JPH0691319B2 (ja) | 1985-05-30 | 1991-05-27 | 低温焼成セラミックス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61274397A true JPS61274397A (ja) | 1986-12-04 |
JPH0224038B2 JPH0224038B2 (ja) | 1990-05-28 |
Family
ID=14657450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60115225A Granted JPS61274397A (ja) | 1984-06-01 | 1985-05-30 | 低温焼成セラミツクス基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61274397A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171943A (ja) * | 1986-01-23 | 1987-07-28 | Matsushita Electric Works Ltd | ガラス粉末焼結体 |
JPH01251688A (ja) * | 1988-03-31 | 1989-10-06 | Ngk Insulators Ltd | 配線基板 |
JPH02224298A (ja) * | 1989-02-25 | 1990-09-06 | Taiyo Yuden Co Ltd | 低温焼成型セラミック多層配線基板 |
JPH0482297A (ja) * | 1990-07-25 | 1992-03-16 | Ngk Insulators Ltd | 分布定数回路用配線基板 |
JPH04502238A (ja) * | 1989-10-02 | 1992-04-16 | ヒューズ・エアクラフト・カンパニー | 3次元マイクロ回路構造およびそのセラミックテープからの製造方法 |
JP2001274035A (ja) * | 2000-03-28 | 2001-10-05 | Murata Mfg Co Ltd | 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ |
JP2013071860A (ja) * | 2011-09-27 | 2013-04-22 | Okamoto Glass Co Ltd | 無鉛白色ガラスセラミックス基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106001A (en) * | 1980-12-23 | 1982-07-01 | Tdk Electronics Co Ltd | Laminated chip resistor |
JPS58204870A (ja) * | 1982-05-24 | 1983-11-29 | 富士通株式会社 | ガラス・セラミツク組成物 |
JPS5922399A (ja) * | 1982-07-29 | 1984-02-04 | ソニー株式会社 | プリント基板収納装置 |
-
1985
- 1985-05-30 JP JP60115225A patent/JPS61274397A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57106001A (en) * | 1980-12-23 | 1982-07-01 | Tdk Electronics Co Ltd | Laminated chip resistor |
JPS58204870A (ja) * | 1982-05-24 | 1983-11-29 | 富士通株式会社 | ガラス・セラミツク組成物 |
JPS5922399A (ja) * | 1982-07-29 | 1984-02-04 | ソニー株式会社 | プリント基板収納装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62171943A (ja) * | 1986-01-23 | 1987-07-28 | Matsushita Electric Works Ltd | ガラス粉末焼結体 |
JPH0444613B2 (ja) * | 1986-01-23 | 1992-07-22 | Matsushita Electric Works Ltd | |
JPH01251688A (ja) * | 1988-03-31 | 1989-10-06 | Ngk Insulators Ltd | 配線基板 |
JPH02224298A (ja) * | 1989-02-25 | 1990-09-06 | Taiyo Yuden Co Ltd | 低温焼成型セラミック多層配線基板 |
JPH04502238A (ja) * | 1989-10-02 | 1992-04-16 | ヒューズ・エアクラフト・カンパニー | 3次元マイクロ回路構造およびそのセラミックテープからの製造方法 |
JPH0482297A (ja) * | 1990-07-25 | 1992-03-16 | Ngk Insulators Ltd | 分布定数回路用配線基板 |
JP2001274035A (ja) * | 2000-03-28 | 2001-10-05 | Murata Mfg Co Ltd | 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ |
JP4576660B2 (ja) * | 2000-03-28 | 2010-11-10 | 株式会社村田製作所 | 積層セラミックコンデンサ用導電性ペーストならびにこれを用いた積層セラミックコンデンサ |
JP2013071860A (ja) * | 2011-09-27 | 2013-04-22 | Okamoto Glass Co Ltd | 無鉛白色ガラスセラミックス基板 |
Also Published As
Publication number | Publication date |
---|---|
JPH0224038B2 (ja) | 1990-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5581876A (en) | Method of adhering green tape to a metal support substrate with a bonding glass | |
US4766010A (en) | Process for manufacturing dielectric layers formed from ceramic compositions containing inorganic peroxide and electronic devices including said layers | |
US4650923A (en) | Ceramic article having a high moisture proof | |
US4827083A (en) | Wiring substrate | |
US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
JPS61274397A (ja) | 低温焼成セラミツクス基板及びその製造方法 | |
US5955938A (en) | RuO2 resistor paste, substrate and overcoat system | |
JPH0691319B2 (ja) | 低温焼成セラミックス基板の製造方法 | |
JPS63122295A (ja) | 電子部品内蔵多層セラミツク基板 | |
JPS61274399A (ja) | 多層セラミック基板用組成物および多層セラミック基板の製造方法 | |
JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
JPS6030196A (ja) | 多層回路基板の製造方法 | |
JPH04328207A (ja) | 導体組成物および配線基板 | |
JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
JPS6092697A (ja) | 複合積層セラミツク部品 | |
JP2615970B2 (ja) | 内部に導体、抵抗体を配線したA▲l▼N多層基板の製造方法 | |
JPS60165795A (ja) | 多層基板およびその製造方法 | |
JPS60167496A (ja) | 厚膜多層回路基板の製造方法 | |
JP2001048639A (ja) | ガラスセラミック組成物、それを用いた回路基板及びその製造方法 | |
JPH0544200B2 (ja) | ||
JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
JPH0213955B2 (ja) | ||
JPH08295533A (ja) | 誘電体材料およびそれを用いた多層配線基板及び半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |